是表示图6的转换速率控制输出电路的动作状态的动作波形图。
[0104]图8表示使图6的转换速率控制输出电路la的延迟时间DLY1、DLY2变化的情况下对输出信号Vout的影响。图8的最上段的图是输入信号Vin的动作波形。图8的第二段的图是输出部2的P沟道M0SFET4的栅极电压Vpga的逻辑电平VA的动作波形。图8的第三段的图是输出部2的N沟道M0SFET3的栅极电压Vnga的逻辑电平VB的动作波形。图8的最下段的图是输出信号Vout的动作波形。在图8的例子中，设定为DLY1 = DLY2 = DLY。在从第二段的图到最下段的图中，实线表示DLY = Ins的情况，虚线表示DLY = 5ns的情况，单点划线表示DLY = 10ns的情况。如图8所示，生成与对前沿时及后沿时分别设定的延迟时间DLY大致相等的死区时间DT，即使使死区时间变化，输出信号Vout的转换速率也为一定。
[0105]图9是在图6的转换速率控制输出电路la中使前沿时及后沿时的转换速率SRr、SRf变化的情况下的动作波形的例子。为了变更转换速率SRr、SRf，将低端晶体管驱动部10的速度调整电阻13及高端晶体管驱动部15的速度调整电阻17变更。设得到实线的波形的情况下的速度调整电阻13、17的值分别为2kQ、lkQ，在点线的波形的情况下，将电阻值分另IJ设为4kQ、2kQ，在单点划线的波形的情况下将电阻值分别设为6kQ、3kQ，在双点划线的波形的情况下将电阻值分别设为8kQ、4kQ，在虚线的情况下将电阻值分别设为10kQ、5k Ω 0
[0106]这样，通过将速度调整电阻13、17变更，能够容易地变更转换速率SRr、SRf。此外，也可以通过速度调整电阻13、17分别设定输出部2的P沟道M0SFET4及N沟道M0SFET3的导通的条件，能够容易地构成通用性更高的输出电路。
[0107]如上述那样，转换速率控制输出电路la的转换速率SRr、SRf大致由输出部2的M0SFET的栅极电容充电的时间决定。由于将栅极电容充电的电流大致由低端晶体管驱动部10及高端晶体管驱动部15的输出电阻决定，所以也可以代替速度调整电阻13、17的插入，而通过分别调整低端晶体管驱动部的P沟道M0SFET12的导通电阻及高端晶体管驱动部15的N沟道M0SFET16的导通电阻来加以实现。
[0108]图10是变更P沟道M0SFET12及N沟道M0SFET16的晶体管尺寸来设定转换速率SRr,SRf的情况下的动作波形的例子。图10的从最上段到最下段的图与图8的从最上段到最下段的图分别对应。将得到实线的波形的情况下的P沟道M0SFET12及N沟道M0SFET16的晶体管尺寸分别设为1，在是点线的情况下设为2，在是单点划线的情况下设为3，在是双点划线的情况下设为4，在是虚线的情况下设为5。另外，前沿时及后沿时都为相同尺寸的晶体管尺寸。晶体管尺寸是W/L。这里，W是栅宽，L是栅长，上述的晶体管尺寸的变更通过将W实质地改变来进行。
[0109]这样，即使不使用速度调整电阻，也能够通过改变晶体管尺寸、调整驱动部的M0SFET的导通电阻而容易地设定转换速率。
[0110]图11是表示将连接到输出端子41的负荷电容的静电电容值变更的情况下对输出信号Vout有无影响的动作波形的例子。图11的从最上段的图到第四段的图与图8的从最上段的图到最下段的图分别对应。图11的最下段的图表示使输出部2的N沟道M0SFET3及P沟道M0SFET4的栅漏极间电容的静电电容值分别变大为3pF及6pF的情况下的输出信号Vout的动作波形。都是实线表示CL = 10pF的情况、虚线表示CL = 20pF的情况、单点划线表示CL = 30pF的情况、双点划线表示CL = 40pF的情况。
[0111]在输出部2的M0SFET的栅漏极间分别连接电容器5、6，通过将考虑了米勒效果的电容值设定为接近最大的负荷电容值，即使是驱动比其小的电容值的负荷电容的情况，转换速率也几乎不变化，能够得到稳定的动作波形。通过将电容器5、6的静电电容值设定得充分大，转换速率SRr、SRf不易受连接到输出端子41的负荷电容43的电容值CL的影响。
[0112]另外，在上述图9?图11中，对第二实施方式的转换速率控制输出电路la的情况进行了说明，但显然在第一实施方式的转换速率控制输出电路1的情况下也为同样的结果Ο
[0113](第三实施方式)
[0114]在上述转换速率控制输出电路中，根据由速度调整电阻13、17等决定的驱动能力，控制输出部2的MOSFET的导通时间，设定转换速率。由于速度调整电阻13、17等连接在电源电压与接地之间，所以其驱动能力由于电源电压变化而受到影响。在电源电压显著地下降时，能够从速度调整电阻13、17等输出的、对MOSFET的栅极电容进行充电的充电电流变得非常小。因此，转换速率变得非常小。如果输出信号Vout的转换速率变小，则无法以希望的动作频率输出输出信号Vout来驱动负荷，所以优选的是监视电源电压。
[0115]在本实施方式的转换速率控制输出电路lb中，对第二实施方式的转换速率控制输出电路la追加了低电压保护部50及NAND60。以下，对于与第二实施方式的转换速率控制输出电路la相同的电路要素及连接赋予相同的标号，并省略详细的说明。
[0116]如图12所示，本实施方式的转换速率控制输出电路lb还具备低电压保护部50和NAND60。低电压保护部50包括检测电源电压的电压检测部51、和将检测到的电源电压与预先设定的阈值电压比较并将结果输出的比较器52。电压检测部51由串联连接的两个电阻51a、51b构成。比较器52包括输入端子53、输入晶体管54、反转晶体管55和第一输出端子56。输入晶体管54及反转晶体管55—起构成以电阻为负荷的逆变器电路。输入晶体管54的基极端子连接在比较器52的输入端子53上，输入端子53连接在电压检测部51的两个电阻51a、51b的连接点上。阈值电压是输入晶体管54的基极发射极间的导通电压，例如是0.6V。反转晶体管55的基极端子连接在输入晶体管54的集电极端子上。反转晶体管55的集电极端子连接在比较器52的第一输出端子56上。比较器的第一输出端子56连接在NAND60的一方的输入上。输入信号Vin被i输入NAND60的另一方的输入中。
[0117]在电源电压处于通常的动作范围内的情况下，比较器52的输入端子53的电位为输入晶体管54的基极发射极电压的导通电压以上，输入晶体管54导通。因此，反转晶体管55的基极发射极电压是导通电压以下，反转晶体管55截止。因此，比较器52的第一输出端子56输出高电平，NAND60输出按照输入信号Vin的信号。
[0118]另一方面，如果电源电压下降，比较器52的输入端子53的电压低于输入晶体管54的基极发射极间导通电压，则输入晶体管54截止。由于反转晶体管55的基极发射极间电压上升到导通电压，所以反转晶体管55导通。因此，NAND60的一方的输入为低电平，不论输入信号Vin如何，NAND60都输出高电平，输出部2的P沟道M0SFET4为截止状态，N沟道M0SFET3被维持为导通状态。
[0119]另外，低电压保护部50为了保证以比作为CMOS结构的其他部分的动作极限的电压低的电压动作，优选的是由双极晶体管或低阈值的M0S晶体管构成。
[0120]这样，在本实施方式的转换速率控制输出电路lb中，在电源电压下降了的情况下，不论输入信号Vin如何，都将输出信号Vout的电平维持为低电平。
[0121](第四实施方式)
[0122]图13是例示有关第四实施方式的转换速率控制输出电路的电路图。
[0123]在第三实施方式的转换速率控制输出电路lb中，使用配置在输入侧的NAND，将以后的逻辑电路的动作屏蔽，所以保证了输入侧的NAND电路的低电压动作界限内的动作。由于NAND电路具有将两个MOSFET串联连接的输入电路结构，所以为了保证NAND电路的动作，需要晶体管的导通、截止的阈值电压的2倍以上的电源电压。为了在更低的电源电压内保证光接收电路的动作，需要一些追加内容。
[0124]本实施方式的转换速率控制输出电路还具备低电压保护部50、栅极开关64、65、低端晶体管驱动部遮断开关66、67和高端晶体管驱动部遮断开关68、69。以下，关于与第三实施方式的转换速率控制输出电路lb相同的电路要素及连接，赋予相同的标号，并适当省略详细的说明。
[0125]关于低电压保护部50，与第三实施方式的转换速率控制输出电路lb大致相同。本实施方式的低电压保护部50具有第二输出端子57。第二输出端子57连接在输入晶体管54的集电极端子上。
[0126]栅极开关64连接在输出部2的P沟道M0SFET4的栅源极间。栅极开关65在输出部2的N沟道M0SFET3的栅极与电源端子45之间与电阻65a串联地连接。栅极开关64、65的栅极端子分别连接在比较器的第一输出端子56及第二输出端子57上。
[0127]低端晶体管驱动部遮断开关66连接在电源端子45与低端晶体管驱动部10a的P沟道M0SFET12之间。低端晶体管驱动部遮断开关67连接在低端晶体管驱动部10a的N沟道M0SFET11与接地端子46之间。低端晶体管驱动部遮断开关66、67的栅极端子分别连接在比较器52的第二输出端子57及第一输出端子56上。
[0128]高端晶体管驱动部遮断开关68连接在电源端子45与高端晶体管驱动部15a的P沟道M0SFET18之间。高端晶体管驱动部遮断开关69连接在高端晶体管驱动部15a的N沟道M0SFET16与接地端子46之间。高端晶体管驱动部遮断开关68、69的栅极端子分别连接在比较器52的第二输出端子57及第一输出端子56上。
[0129]在电源端子45的电位处于通常的动作电压范围内的情况下，比较器52的输入端子53的电位为输入晶体管54的基极发射极电压的导通电压以上，输入晶体管54导通。反转晶体管55的基极发射极电压是导通电压以下，反转晶体管55截止。由此，比较器52的第一输出端子56输出高电平。第二输出端子57输出低电平。
[0130]栅极开关64、65由于第一输出端子56及第二输出端子57的输出而都被截止。因而，输出部2的P沟道M0SFET4及N沟道M0SFET3为动作启用的状态。低端晶体管驱动部遮断开关66、67及高端晶体管驱动部遮断开关68、69由于第一输出端子56及第二输出端子57的输出而全部导通。因而，低端晶体管驱动部10及高端晶体管驱动部15都为动作启用的状态。
[0131]另一方面，如果电源电压下降，比较器52的输入端子53的电压使得输入晶体管54的