基极发射极间电压低于导通电压，则输入晶体管54截止。由于反转晶体管55的基极发射极间电压上升为导通电压，所以反转晶体管55导通。根据以上，比较器52的第一输出端子56输出低电平，第二输出端子57输出高电平。栅极开关64、65由于第一输出端子56及第二输出端子57的输出而都导通。因而，输出部2的P沟道M0SFET4为截止状态，N沟道M0SFET3为导通状态。因而，输出端子41被维持为低阻抗的状态。低端晶体管驱动部遮断开关66、67及高端晶体管驱动部遮断开关68、69由于第一输出端子56及第二输出端子57的输出而全部截止。因而，低端晶体管驱动部10及高端晶体管驱动部15都被切断电源而成为动作屏蔽的状态。
[0132]图14上段是表示输入信号Vin的动作波形的例子的图，下段是表示输出信号Vout的动作波形的例子的图。都共通地表示时间轴。实线的波形是电源电压为5V的情况，虚线的波形是电源为4V的情况，单点划线的波形是电源电压为3V的情况，双点划线的波形是电源电压为2V的情况。
[0133]在电源电压是3V?5V的范围中，正常地将输出信号Vout输出。但是，随着电源电压的下降，转换速率SRr、SRf都变小。如果下降到电源电压2V，则通过低电压保护部50的功能，输出信号Vout被固定为低电平。
[0134]在本实施方式的转换速率控制输出电路中，由于不使用NAND而控制1个MOSFET的导通截止来切换电路的启用和屏蔽动作，所以与第三实施方式的转换速率控制输出电路lb相比更加能够在低电压内保障动作。
[0135](第五实施方式)
[0136]图15(a)是例示有关第四实施方式的光耦合装置的块图。图15(b)是例示有关第四实施方式的光耦合装置的构造的剖视图。
[0137]有关上述各实施方式的光接收电路与发送光信号的光发送电路一起使用，可以作为光耦合装置110。在因在输入输出间电压电平不同等而难以直接连接电气电路进行信号的传送的环境等中使用光耦合装置110。光耦合装置110例如是光耦合器。
[0138]如图15(a)所示，有关本实施方式的光耦合装置110具备发光元件111和接收电路 112。
[0139]发光元件111例如是包括AlGaAs等的红外发光二极管。发光元件111由驱动电路114驱动。驱动电路114连接在例如输出Vddl - Vssl的电压的外部电源上，被从信号输入端子IN输入信号。发光元件111按照输入信号发光，将光信号向光接收电路113传递。Vddl例如是+5V，Vssl例如是一 5Vo
[0140]接收电路112包括光接收电路113和转换速率控制输出电路1。转换速率控制输出电路并不限定于第一实施方式的转换速率控制输出电路1，即使是其他实施方式中也当然也可以。光接收电路113包括受光元件113a、和将受光元件113a输出的光电流变换为电压信号的互阻抗放大器113b。光接收电路113将模拟信号变换为数字信号，向转换速率控制输出电路1输入。转换速率控制输出电路1经由线缆等对未图示的数字信号处理电路等传送数字信号。光接收电路113及转换速率控制输出电路1优选的是以共通的电源动作，但也可以为了驱动负荷电容而对转换速率控制输出电路1供给不同的电源。单一电源下的动作电压是Vdd2 — Vss2o Vdd2例如是5V，Vss2例如是0V。
[0141]如图15(b)所示，光耦合装置110具有:引线框121，安装着在半导体基板上形成有发光元件111的发光元件芯片111a，被用接合线(未图示)连接；引线框122，安装着在半导体基板上形成有接收电路112的接收电路芯片112a，被用接合线(未图示)连接。引线框121、122配置为安装着发光元件芯片111a及接收电路芯片112a的面相互面对。在相互面对配置的发光元件芯片111a及接收电路芯片112a的部分上，由考虑了光传送损耗的透明树脂123覆盖。进而，其外周部分使用例如传递模塑技术而用环氧类的遮光性树脂124封固。光耦合装置110使用安装着发光元件芯片111a的引线框121的引线，与驱动电路114电气地连接，从安装着接收电路芯片112a的引线框122的引线得到输出信号。
[0142]光耦合装置110由于具备将被控制为一定的转换速率的输出信号输出的转换速率控制输出电路1，所以能够连接到具有大范围的电容的负荷电路上，能够以低噪声且低耗电驱动负荷电路。
[0143](第六实施方式)
[0144]图16是例示有关第六实施方式的光通信系统的块图。
[0145]有关上述实施方式的转换速率控制输出电路1和发送光信号的发送装置一起在接收装置中使用，可以做成光通信系统130。光通信系统130接收经由光纤传送来的光信号，变换为电信号并输出。
[0146]有关本实施方式的光通信系统130具备发送装置131、光纤135和接收装置140。发送装置131具有驱动电路132和被驱动电路132驱动的发光元件133。发送装置131的发光元件133在光纤135的端部被光学地耦合，传送光信号。接收装置140具有光接收电路143、和利用从光接收电路143输出的数字信号驱动负荷的转换速率控制输出电路1。光接收电路143包括将光信号受光并变换为电信号的受光元件143a、和将受光元件143a输出的输出电流变换为电压信号的互阻抗放大器143b。光纤135的另一方的端部与接收装置140的光接收电路143的受光元件143a光学地耦合，接收经由光纤135传送来的光信号。
[0147]有关本实施方式的光通信系统130连接在具有大范围的电容的负荷电路上，能够以低损耗驱动该负荷电路。
[0148]根据以上说明的实施方式，能够实现能够以一定的转换速率低耗电地驱动大范围的负荷电容的输出电路、光耦合装置及光通信系统。
[0149]以上，说明了本发明的一些实施方式，但这些实施方式是作为例子提示的，并不是要限定发明的范围。这些新的实施方式能够以其他各种各样的形态实施，在不脱离发明的主旨的范围内能够进行各种省略、替换、变更。这些实施方式及其变形包含在发明的范围及主旨中，并且包含在权利要求书所记载的发明及其等价物的范围中。此外，上述的各实施方式可以相互组合而实施。
【主权项】
1.一种输出电路，具备: 输出部，包括设在电源电位与输出端子之间且在栅漏极间连接有第一电容元件的第一导电型的第一晶体管，和设在上述输出端子与基准电位之间且在栅漏极间连接有第二电容元件的第二导电型的第二晶体管； 第一驱动电路，根据上述第二晶体管的栅极电压检测上述第二晶体管截止的情况，并驱动上述第一晶体管； 第二驱动电路，根据上述第一晶体管的栅极电压检测上述第一晶体管截止的情况，并驱动上述第二晶体管。2.如权利要求1所述的输出电路， 上述第二驱动电路基于上述第一晶体管的栅极电压与上述输入信号之间的逻辑运算值驱动上述第二晶体管； 上述第一驱动电路基于上述第二晶体管的栅极电压与上述输入信号之间的逻辑运算值驱动上述第一晶体管。3.如权利要求1或2所述的输出电路， 上述输出信号的后沿的转换速率是基于从上述第一驱动电路对上述第一电容元件充电的第一充电电流而设定的； 上述输出信号的前沿的转换速率是基于从上述第二驱动电路对上述第二电容元件充电的第二充电电流而设定的。4.如权利要求3所述的输出电路， 上述第一充电电流是根据上述第一驱动电路的输出电阻而设定的； 上述第二充电电流是根据上述第二驱动电路的输出电阻而设定的。5.如权利要求4所述的输出电路， 上述第一及第二驱动电路的输出段都是CMOS输出的逆变器； 上述第一及第二驱动电路的输出电阻是各自的上述CMOS逆变器的第二导电型的晶体管的导通电阻。6.如权利要求5所述的输出电路， 上述第一及第二驱动电路的输出电阻是:各自的上述CMOS逆变器的第二导电型的晶体管的导通电阻和连接在上述第二导电型的晶体管与各自的上述CMOS逆变器的输出之间的电阻值之和。7.如权利要求4?6中任一项所述的输出电路， 上述第一驱动电路的输出电阻的电阻值在上述第一晶体管导通的情况下比上述第一晶体管关断的情况下大； 上述第二驱动电路的输出电阻的电阻值在上述第二晶体管导通的情况下比上述第二晶体管关断的情况下大。8.如权利要求1、2、4?6中任一项所述的输出电路， 还具备延迟部，上述延迟部生成使上述输入信号延迟规定的时间的延迟信号； 上述第二驱动电路基于上述延迟信号、上述第一晶体管的栅极电压及上述输入信号的逻辑运算值驱动上述第一晶体管。9.如权利要求1、2、4?6中任一项所述的输出电路， 还具备延迟部，上述延迟部生成使上述输入信号延迟规定的时间的延迟信号； 上述第一驱动电路基于上述延迟信号、上述第二晶体管的栅极电压及上述输入信号的逻辑运算值驱动上述第二晶体管。10.如权利要求1、2、4?6中任一项所述的输出电路， 还具备低电压保护部，在上述基准电位与上述电源电位的电压差比规定的电压差低的情况下，上述低电压保护部使上述输出信号的输出停止。11.一种光耦合装置，具备: 发光元件；以及 输出电路，具有光接收电路、CMOS结构的输出部、第一驱动电路和第二驱动电路，所述光接收电路具有将从上述发光元件放出的光受光并将受光的光信号变换为电流信号的受光元件、和将上述电流信号变换为电压信号的互阻抗放大器，所述输出部包括设在电源电位与输出端子之间且在栅漏极间连接有第一电容元件的第一导电型的第一晶体管、和设在上述输出端子与基准电位之间且在栅漏极间连接有第二电容元件的第二导电型的第二晶体管，所述第一驱动电路根据上述第二晶体管的栅极电压检测上述第二晶体管截止的情况，并驱动上述第一晶体管，所述第二驱动电路根据上述第一晶体管的栅极电压检测上述第一晶体管截止的情况，并驱动上述第二晶体管。
【专利摘要】本发明提供一种以低耗电驱动大范围的负荷电容的输出电路及光耦合装置。根据一实施方式，输出电路具备：输出部，包括设在电源电位与输出端子之间且在栅漏极间连接有第一电容元件的第一导电型的第一晶体管和设在上述输出端子与基准电位之间且在栅漏极间连接有第二电容元件的第二导电型的第二晶体管；第一驱动电路，根据上述第二晶体管的栅极电压检测上述第二晶体管截止的情况，并驱动上述第一晶体管；以及第二驱动电路，根据上述第一晶体管的栅极电压检测上述第一晶体管截止的情况，并驱动上述第二晶体管。
【IPC分类】H03K19/14
【公开号】CN105450212
【申请号】CN201510083611
【发明人】常次幸男
【申请人】株式会社东芝
【公开日】2016年3月30日
【申请日】2015年2月16日
【公告号】US20160073466