节点与g节点的概率公式设计，融合了 f节点与g节 点两个计算公式的功能。通过跳转因子k选择输出不同的概率数据流，即k = 0时输出f节点 计算结果，k = 1时输出g节点计算结果。混合节点模块由于使用二进制数据流作为处理数 据，此处混合节点模块为单比特运算，所述混合节点模块包括一个单输入与门，一个二输入 或门，一个二输入非门，一个二输入异或门，一个JK触发器，两个二输入数据选择器，其中， 二输入异或门的输入端输入随机数据流，输出端连接第二二输入数据选择器的输入端;二 输入非门的输入端输入随机数据流，输出端接第一二输入数据选择器的输入端;第一二输 入数据选择器的输入端接随机数据流，输出端分别接单输入与门和二输入或门的输入端； 单输入与门和二输入或门的输入端均接随机数据流，单输入与门和二输入或门的输出端均 接JK触发器的输入端;JK触发器的输出端接第二二输入数据选择器。
[0079] 图8给出了列表核心模块的框架图。列表核心模块包括4个与门，4个与门均连接有 排序模块，排序模块连接概率翻倍模块，概率翻倍模块连接memory存储模块，memory存储模 块分别连接所述的4个与门。通过一个与门实现了P(W) := 4 ）循环累乘运 算。将得到的四个概率值/叫)通过排序选取两个最大值对应的两条最优路径。将结果通入 "概率翻倍模块中"进行整体概率放大，并通过memory存储已选路径。
[0080] 该构架具体操作流程如下：
[0081] i .将接收到的待译码向量yi= (yi, . . .，yN)通过信道消息缩放算法后转变为相应 输入概率
，其中α为信道缩放系数；
[0082] ii.将计算好的输入概率值通过CPU生成对应的长度为1024位的随机二进制数据 流，将这N组数据流按位分别输入到图6译码构架的两个基本碟形译码框架的输入端(两组 框架的输入数据相同）；
[0083] iii.数据流通过两组1呢办级基本碟形译码框架混合节点的计算后得到Γ/,译码的 条件概率值P丨和
[0084] iv.通过反相器计算出四条路径的条件概率随机数据流pi = 1-A和义=1-/乂 ；
[0085] V.将四个条件概率分别通过一个与门实现最终判别路径概率
[0086] = 4的循环累乘运算。将得到的四个概率值m;'）通过排 序选取两个最大值对应的两条最优路径。将结果通入"概率翻倍模块中"进行整体概率放 大，并通过memory存储已选路径。将选定的两条路径对应的PO?;')值反馈到该步骤中与门的 一个输入端，等待下一层四组条件概率的到来，不断循环累乘；
[0087] vi.通过反馈模块的计算，将选取出的两条路径中的i个译码值通过一定规律整合 成一个信号，反馈给基本碟形框架中，数据流再次通过基本碟形译码框架，并得到U马的 条件概率值和片11;
[0088] vii.重复上述步骤iv、步骤v和步骤vi，直到N个码字全部译完。从而得到最优路 径译码结果<=('···,％)。
[0089]表2给出了量化长度q为10,相应的随机二进制数据流长度1为1024时，三种方案的 复杂度与8bU解码的硬件资源消耗。（量化长度q越大，二进制数据流的长度越大，计算结果 越精确，相对应的延时越长。而数据流长度的可调控性强，数据流长短可根据系统所需精确 度调配，而不影响系统构架。）
[0090] 表 2
[0091]
[0092]
[0093]以上所述仅是本发明的优选实施方式，应当指出：对于本技术领域的普通技术人 员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应 视为本发明的保护范围。
【主权项】
1. 一种基于随机二进制数据流的有效低复杂度串行抵消列表极化码译码算法，其特征 在于:包括W下步骤： (1) 将接收到的待译码向量yi=(yi，...，yN)通过信道消息缩放算法后转变为相应输入 概率-值，其中a为信道缩放系数，e为自然数常数，N为极化码码长； (2) 将计算好的N个码字对应的输入概率值通过CPU生成N组对应的长度为1024位的随 机二进制数据流，即每个概率值用长度为1024的随机二进制数据流表示;将运N组数据流按 位分别输入到译码构架的两个基本碟形译码框架的输入端，两组框架的输入数据相同； (3) 数据流通过两组IogsN级基本碟形译码框架混合节点的计算后得到I。,译码的条件 概率值打和托； (4) 通过反相器计算出四条路径的条件概率随机数据流片二1 - A和片=1 -片； (5) 将四个条件概率分别通过一个与口实现最终判别路径概率； 巧的二巧I)/抑11';; i)的循环累乘运算： 将得到的四个概率值巧通过排序选取两个最大值对应的两条最优路径； 将结果通入"概率翻倍模块中"进行整体概率放大，并通过memory存储已选路径； 将选定的两条路径对应的巧却H直反馈到该步骤中与口的一个输入端，等待下一层四 组条件概率的到来，不断循环累乘； (6) 通过反馈模块的计算，将选取出的两条路径中的i个译码值通过一定规律整合成一 个信号，反馈给基本碟形框架中，数据流再次通过基本碟形译码框架，并得到A+1码的条件 概率值 (7) 重复上述步骤(4)、（5)和(6)，直到N个码字全部译完，从而得到最优路径译码结果 Wj =(拉2. -种基于随机二进制数据流列表串行抵消译码构架，其特征在于：它包含两个基本 碟形译码框架，两个基本碟形译码框架分别连接列表核屯、模块;还包括两个反相器，两个反 相器分别并联于两个基本碟形译码框架与列表核屯、模块的连接线路中；表核屯、模块连接有 反馈模块。3. 如权利要求2所述的基于随机二进制数据流列表串行抵消译码构架，其特征在于:所 述基本碟形译码框架包含了 N-I个混合节点模块，运N-I个节点模块被分为IogsN级2X1形 式，该构架连接有一个用于提供调配信息的外部反馈模块。4. 如权利要求3所述的基于随机二进制数据流列表串行抵消译码构架，其特征在于:所 述混合节点模块由于使用二进制数据流作为处理数据，此处混合节点模块为单比特运算， 所述混合节点模块包括一个单输入与口，一个二输入或口，一个二输入非口，一个二输入异 或口，一个JK触发器，两个二输入数据选择器，其中，二输入异或口的输入端输入随机数据 流，输出端连接第二二输入数据选择器的输入端;二输入非口的输入端输入随机数据流，输 出端接第一二输入数据选择器的输入端;第一二输入数据选择器的输入端接随机数据流， 输出端分别接单输入与口和二输入或口的输入端;单输入与口和二输入或口的输入端均接 随机数据流，单输入与口和二输入或口的输出端均接JK触发器的输入端;化触发器的输出 端接第二二输入数据选择器。5.如权利要求3所述的基于随机二进制数据流列表串行抵消译码构架，其特征在于:所 述列表核屯、模块包括4个与口，4个与口均连接有排序模块，排序模块连接概率翻倍模块，概 率翻倍模块连接memo巧存储模块，memo巧存储模块分别连接所述的4个与口。
【专利摘要】本发明公开了一种基于随机二进制数据流的有效低复杂度串行抵消列表极化码译码算法及其译码构架，算法步骤为：将接收到的待译码向量通过信道消息缩放算法后转变为相应输入概率；将计算好的输入概率值生成对应的随机二进制数据流，将数据流分别输入到两个基本碟形译码框架；数据流通过两组基本碟形译码框架混合节点的计算后得到译码的条件概率值；通过反相器计算出四条路径的条件概率随机数据流；将四个条件概率分别通过一个与门实现最终判别路径概率；通过反馈模块的计算，整合信号，反馈给基本碟形框架中，数据流再次通过基本碟形译码框架，并得到条件概率值；得到最优路径译码结果。本发明降低了系统的复杂度，同时改善了随机数据流译码的性能。
【IPC分类】H03M13/13
【公开号】CN105515590
【申请号】CN201510907710
【发明人】张川, 梁霄, 尤肖虎
【申请人】东南大学
【公开日】2016年4月20日
【申请日】2015年12月9日