到NFET M31的漏极。NFET M31的源极连接到第一电感器L31的第一端，并且NFET M31的栅极是用于可变电感器101的控制输入。当用于可变电感器101的控制输入是不导通NFET M31的足够低电压(例如，GND或逻辑O)时，则NFET M31不将第二电感器L32的第二端耦合到第一电感器L31的第一端，并且可变电感器的电感等于第一电感器L31。当用于可变电感器101的控制输入是导通NFET M31的足够高电压(例如，VDD或逻辑I)时，则NFET M31将第二电感器L32的第二端耦合到第一电感器L31的第一端，并且可变电感器的电感等于与第二电感器L32并联的第一电感器L31(即，(L31xL32)/(L31+L32))，其提供优化的LNA输入阻抗匹配、增益和噪声指数。电感器L31和L32的值是用户可定义的。如果在NFETM31被导通时L31 = L32，则可变电感器的电感等于L31/2。如上所述，载波聚合模式使用两个电感中的较小一个。因此，NFET M31在载波聚合模式下导通并且在非载波聚合模式下截止。只要可变电感器在足够大值的电感器和足够小值的电感器之间切换，其他电感器配置也是可能的。此外，PFET可以被用作耦合晶体管。当NFET M31在载波聚合模式期间被导通时，它具有有限的导通电阻，其将被最小化以降低其在整个可变电感器101的质量因素上的消极效果。为了节省布局面积，第一电感器L31和第二电感器L32可以在集成电路中使用堆叠的金属层来制造，只要在堆叠的金属层的寄生电容中的任何增大是可容忍的。
[0060]图3B是根据本发明的实施例的可变电感器101的示意图。
[0061 ] 参照图3B，可变电感器101包括电感器L31和NFET M31。电感器L31的第一端是可变电感器101的第一输出，并且电感器L31的第二端是可变电感器101的第二输出。电感器L31的第二端连接到NFET M31的漏极。NFET M31的源极连接到第一电感器L31的用户可定义的抽头，其中该抽头以用户定义的比例划分电感器L31的值。NFET M31的栅极是用于可变电感器101的控制输入。当用于可变电感器101的控制输入是不导通NFET M31的足够低电压(例如，GND或逻辑O)时，则NFET M31不将电感器L31的抽头耦合到电感器L31的第一端，并且可变电感器的电感等于电感器L31。当用于可变电感器101的控制输入是导通NFET M31的足够高电压(例如，VDD或逻辑I)时，则NFET M31将电感器L31的抽头耦合到抽头L31的第一端，并且可变电感器的电感器L31在第一输出和抽头之间的部分。电感器L31的抽头是用户可定义的。如上所述，载波聚合模式使用两个电感中的较小一个。因此，NFET M31在载波聚合模式下导通并且在非载波聚合模式下截止。只要可变电感器在足够大值的电感器和足够小值的电感器之间切换，其他电感器配置也是可能的。此外，PFET可以被用作耦合晶体管。当NFETM31在载波聚合模式期间被导通时，它具有有限的导通电阻，其将被最小化以降低其在整个可变电感器101的质量因素上的消极效果。为了节省布局面积，电感器L31可以在集成电路中使用堆叠的金属层来制造，只要在堆叠的金属层的寄生电容中的任何增大是可容忍的。
[0062]图4是根据本发明的实施例的第一可变电容器103的示意图。
[0063]参照图4，第一可变电容器103包括η个电容器C41，C42，...、&!以及η个NFET Μ41、Μ42，…、Μη。!!个电容器C41、C42，…、Cn的第一端被连接并且形成第一可变电容器103的第一端。η个电容器的每个第二端连接到η个NFET Μ41、Μ42，…、Μη的漏极中的一个。η个NFETΜ41、Μ42，…、Μη的源极被连接并且形成第一可变电容器103的第二端。η个NFET的每个栅极连接到η个控制输入中的一个，其中η个控制输入中的每一个控制η个NFET中的一个。如果NFET通过控制输入被导通(S卩，控制输入是VDD或逻辑I)，则连接NFET的电容器被并联添加在第一可变电容器103的第一端和第二端之间。因为电容器并联合计，所以第一可变电容器103的电容是连接到导通的NFET的电容器的总和。η个电容器C41、C42，...、&!中的每一个的值是用户可定义的。NFET M41、M42、…Mn的大小将关于导通电阻寄生电容被优化。此外，PFET可以用在第一可变电容器103中。第二可变电容器105可以具有与第一可变电容器103相同的结构。
[0064]图5是根据本发明的实施例的被配置为支持载波聚合和非载波聚合的低噪声放大器(LNA)500的示意图。然而，本发明不局限于仅具有两个信道的LNA 500。本发明的LNA 500可以具有n个信道，其中n是用户定义的整数。在载波聚合模式中，LNA 500中的每个信道可以处理聚合的分量载波中的一个或者多于一个的聚合的分量载波。
[0065]参照图5，LNA 500包括第一下NFET M5和第二下NFET M2。第一下NFET Ml和第二下NFET M2经由它们的漏极连接。仅为了说明性目的描述NFET，并且本发明不局限于仅使用NFET的LNA 500。本发明的LNA 500可以用PFET或CMOS技术实现。
[0066]第一下NFET Ml经由连接在第一偏置电压VbiasJP第一下NFET Ml的栅极之间的第一电阻器Rl利用DC电压被独立地偏置。第一下NFET Ml经由连接在天线509和第一下NFETMl的栅极之间的第一电容器Cl交流耦合到天线509以便接收RF输入。第一下NFET Ml用作将RF输入电压转换为电流的跨导器。在高级LTE中，RF输入信号可以在常规模式下包含一个分量载波或在载波聚合模式下包含多于一个分量载波。
[0067]第二下NFET M2经由连接在第二偏置电压Vbias2和第二下NFET M2的栅极之间的第二电阻器R2利用DC电压被独立地偏置。第二下NFET M2还经由连接在RF输入和第二下NFETM2的栅极之间的第二电容器C2交流耦合到天线509以便接收RF输入。第二下NFET M2用作将RF输入电压转换为电流的跨导器。
[0068]VbiasJPVbias2的值被分别地选择以使得第一下NFET Ml的偏置电流和第二下NFETM2的偏置电流被独立地控制。即，第一下NFET Ml和第二下NFET M2的偏置电流可以取决于为Vbiasi和Vbias2选择的值而彼此相同或不同。
[0069]LNA 500包括第一对上NFET M3、M4和第二对上NFET M5、M6，其中第一对上NFETM3、M4的漏极连接到第一下NFET Ml的源极，并且其中第二对上NFET M5、M6的漏极连接到第二下NFET M2的源极。第一对上NFET M3、M4中的第一NFET M3的源极连接到第二对上NFETM5、M6中的第一NFET M5的源极。第一对上NFET M3、M4中的第二NFET M4的源极连接到第二对上NFET M5、M6中的第二NFET M6的源极。第一对上NFET M3、M4和第二对上NFET M5、M6的栅极每个从控制逻辑111接收控制输入以使得NFET M3、M4、M5和M6中的每一个可以被分别控制(即，分别地导通或截止)以在常规、或非载波聚合模式或载波聚合模式中配置LNA100，如下所述。第一对上NFET M3、M4和第一下NFET Ml形式第一对称半电路。第二对上NFETM5、M6和第二下NFET M2形成第二对称半电路。
[0070]第一平衡转换器(balun)501连接到第一对上NFET M3、M4和第二对上NFET M5，M6的第一NFET M3、M5的源极以便将单端的RF输入转换为差分输出。第一平衡转换器的差分输出连接到第一混合器505。第一混合器505具有用于从第一本地振荡器LOl接收用户可定义的频率的信号，其中来自第一本地振荡器的信号的频率被用于从LNA 500的输出中选择一个或多个分量载波。第一混合器505可以是无源双平衡幅度(I)和相位(Q)混合器。然而，可以使用任何其他类型的混合器。
[0071]第二平衡转换器503连接到第一对上NFET M3、M4和第二对上NFET M5，M6的第二NFET M4、M6的源极以便将单端的RF输入转换为差分输出。第二平衡转换器的差分输出连接到第二混合器507。第二混合器507具有用于从第二本地振荡器L02接收用户可定义的频率的信号，其中来自第二本地振荡器的信号的频率被用于从LNA 500的输出中选择一个或多个分量载波。
[0072]在载波聚合模式下，LNA500处理多个分量载波并且将它们发送到混合器。在每个混合器中，本地振荡器(LO)信号被挑选以从由LNA 500输出的多个载波当中选择(S卩，拾取或下转换)期望的一个或多个分量载波。如果一个混合器下转换多于一个分量载波并且向选择的基带发送下转换的中间频率(IF)信号，则在模拟基带上设置更严格的性能要求。例如，模数转换器(ADC)将除用于处理单个IF信号外具有用于处理多个IF信号的更好的动态范围。此特征在密集的分量载波由LNA 500处理时非常有用，但是要求模拟滤波器使用单个LO信号来下转换多个RF载波。然后，可以在数字域中完成载波间隔。因此，具有两个对称半电路的单个LNA可以处理多于两个分量载波，只要后续的电路可以处理多个分量载波中间频率(IF)。
[0073]第一上对NFET M3、M4和第二上对NFET M5、M6经由控制输入通过向第一上对NFETM3、M4和第二上对M5M6的栅极施加合适的电压(例如，被称为VDD的高逻辑I电压或者被称为地或GND的低逻辑O电压)来导通或截止。
[0074]在常规模式(即，非载波聚合模式)下，仅存在通过天线509接收到的单个载波。因此，仅需要第一混合器505或第二混合器507中的一个来处理载波。可变电感器101被编程为常规更大的值以提供期望的增益、输入匹配和噪声指数。第一可变电容器103和第二可变电容器105每个被编程用于相同的目的。VBIASdPVBIAS2连接到单个偏置电路。因此，在第一下NFET Ml中的偏置电流和在第二下NFET M2中的偏置电流通过相同的控制信号控制。最终，第一上对NFET M3、M4和第二下对NFET M5、M6被编程以使得第一下NFET Ml和第二下NFETM2两者的电流去到第一混合器505或者第二混合器507二者之一。即，LNA 500的一个输出电流可以通过向NFET M3的栅极和NFET M5的栅极施加高电压同时向NFET M4的栅极和NFETM6的栅极施加低电压被引导到第一上对NFET M3、M4的NFET M3的源极(以及第一下NFET Ml的源极)以及第二上对NFET M5、M6的NFET M5的源极(以及第二下NFET M2的源极)。可替换地，LNA 500的一个输出电流可以通过向NFE