伪随机二进制序列的频谱成形的制作方法
【专利摘要】本公开涉及伪随机二进制序列的频谱成形。生成具有第一采样率的伪随机二进制序列。基于伪随机二进制序列，数字滤波器生成具有第二采样率的在频谱上成形的伪随机二进制序列。第二采样率等于第一采样率乘以L>1的整数上采样因子。数字滤波器包括L个滤波器支路，L个滤波器支路包括一个或多个滤波器支路的第一子集以及一个或多个滤波器支路的第二子集。第一子集中的每个滤波器支路生成等于滤波器支路的输入的二进制输出。第二子集中的每个滤波器支路生成关于滤波器支路的输入反相的二进制输出。
【专利说明】
伪随机二进制序列的频谱成形
技术领域
[0001] 本申请涉及在频谱上成形的伪随机二进制序列的生成以及在其中生成在频谱上 成形的伪随机二进制序列的设备。
【背景技术】
[0002] 对于各种类型的应用，已知使用伪随机二进制序列。这样的应用的示例为抖动、斩 波和扩频技术。
[0003] 通常，生成伪随机二进制序列以接近白噪声特性。然而，在一些情况下，伪随机二 进制序列的频谱成形可能是理想的。虽然这样的频谱成形可以通过对具有白噪声特性的伪 随机二进制序列滤波来实现，然而这样的数字滤波可能导致电路复杂性的明显增加。例如， 滤波可能导致单比特伪随机二进制序列到多比特信号的变换，并且这样的多比特信号可能 不能直接适用于意图目的，例如通过控制开关来斩波。因此，可能需要多比特信号到单比特 信号的变换，这增加了复杂性。在其他情况下，可以这样使用多比特信号，但是需要使用比 在单比特信号的情况下更复杂的部件。例如，如果将伪随机二进制序列应用于抖动，则可能 需要使用多比特数模变换器(DAC)而非单比特DAC。
[0004] 因此，需要一种使得能够高效地生成在频谱上成形的伪随机二进制序列的技术。
【发明内容】
[0005] 根据实施例，生成具有第一采样率的伪随机二进制序列。基于伪随机二进制序列， 数字滤波器生成具有第二采样率的在频谱上成形的伪随机二进制序列。第二采样率等于第 一采样率乘以L>1的整数的上采样因子。数字滤波器包括L个滤波器支路，L个滤波器支路包 括一个或多个滤波器支路的第一子集以及一个或多个滤波器支路的第二子集。第一子集中 的每个滤波器支路生成等于滤波器支路的输入的二进制输出。第二子集中的每个滤波器支 路生成关于滤波器支路的输入反相的二进制输出。
[0006] 根据本发明的另外的实施例，可以提供其他设备或方法。这样的实施例结合附图 根据以下详述的描述将会很清楚。
【附图说明】
[0007] 图1示意性地图示根据本发明的实施例的设备；
[0008] 图2示意性地图示根据本发明的实施例的设备的实现，其基于多相数字滤波器； [0009]图3示出根据本发明的实施例的设备，其基于具有第一阶高通滤波器特性的数字 滤波器；
[0010] 图4示出没有频谱成形的伪随机二进制序列的FFT(快速傅里叶变换)频谱；
[0011] 图5示出用于如图3所示的数字滤波器配置的具有频谱成形的伪随机二进制序列 的FFT频谱；
[0012] 图6示出根据本发明的实施例的设备，其基于具有第二阶高通滤波器特性的数字 滤波器；
[0013] 图7示出用于如图6所示的数字滤波器配置的具有频谱成形的伪随机二进制序列 的FFT频谱；
[0014] 图8示出根据本发明的实施例的设备，其基于具有带通滤波器特性的数字滤波器；
[0015] 图9示出用于如图8所示的数字滤波器配置的具有频谱成形的伪随机二进制序列 的FFT频谱；以及
[0016] 图10示出用于示意性地图示根据本发明的实施例的生成在频谱上成形的伪随机 二进制序列的方法的流程图。
【具体实施方式】
[0017] 下面，将参考附图详细描述各种实施例。应当注意，这些实施例仅用作示例，而不 应当被理解为限制。例如，虽然实施例具有多个特征，然而其他实施例可以包括更少特征 和/或替选特征。另外，可以将来自不同实施例的特征组合，除非另外具体指出。
[0018] 下面说明的实施例涉及在频谱上成形的伪随机二进制序列的生成以及对应配置 的设备(例如伪随机序列生成器或者配备有伪随机序列生成器的设备）。在频谱上成形的伪 随机二进制序列可以基于由线性反馈移位寄存器(LFSR)生成的原始伪随机二进制序列。然 而，也可以使用其他种类的伪随机序列生成器(PN生成器）。
[0019] 在所说明的示例中，数字滤波器基于原始伪随机二进制序列生成在频谱上成形的 伪随机二进制序列。原始伪随机二进制序列具有第一采样率，在频谱上成形的伪随机二进 制序列具有第二采样率，第二采样率关于第一采样率增加L>1的整数上采样因子。数字滤波 器具有L个滤波器支路，L个滤波器支路包括一个或多个滤波器支路的第一子集以及一个或 多个滤波器支路的第二子集。第一子集中的每个滤波器支路被配置成生成等于滤波器支路 的输入的二进制输出。例如，如果滤波器支路的输入对应于1或-1，则滤波器支路的二进制 输出会分别对应于1或-1。在另一示例中，如果滤波器支路的输入对应于1或0,则滤波器支 路的二进制输出会分别对应于1或0。这样的行为可以通过将滤波器支路配置成实现乘以滤 波器系数1的操作来实现。第二子集中的每个滤波器支路被配置成生成关于滤波器支路的 输入反相的二进制输出。例如，如果滤波器支路的输入对应于1或-1，则滤波器支路的二进 制输出会分别对应于-1或1。这样的行为可以通过将滤波器支路配置成实现乘以滤波器系 数-1的操作来实现。在另一示例中，如果滤波器支路的输入对应于1或〇，则滤波器支路的二 进制输出可以分别对应于0或1。这样的行为可以通过将滤波器支路配置成实现二进制逆操 作（inversion operation)来实现。
[0020] 由于上采样以及滤波器支路的特性，能够实现比特长度与原始伪随机二进制序列 相同的在频谱上成形的伪随机二进制序列。例如，如果原始伪随机二进制序列为单比特信 号，则在频谱上成形的伪随机二进制序列也可以被生成为单比特信号。这使得能够将在频 谱上成形的伪随机二进制序列直接应用于控制一个或多个开关，例如用于斩波信号的目 的，或者用于结合低复杂度部件(诸如单比特DAC)来使用在频谱上成形的伪随机二进制序 列。
[0021]图1示意性地图示根据以上提及的原理操作的设备的示例。如所说明的，设备包括 例如基于LFSR的PN生成器110 JN生成器110以第一采样率生成原始伪随机二进制序列X
[k]，第一采样率在图1中用Fsl表示。在图1的示例中，假定原始伪随机二进制序列x[k]由值 为1或者-1的样本形成。
[0022] 另外，设备包括上采样级120。上采样级120接收原始伪随机二进制序列x[k]并且 以上采样因子L执行原始伪随机二进制序列x[k]的上采样。这通过零填充来实现，即通过根 据伪随机二进制序列x[k]生成具有第二采样率的上采样伪随机二进制序列X'[k]，第二采 样率在图1中用Fsh表示，第二采样率通过上采样因子L被增加。上采样伪随机二进制序列X ' [k]包括原始伪随机二进制序列x[k]的样本，这些样本通过值为零的L-1个样本而被间隔 开。
[0023] 另外，设备包括以第二采样率Fsh操作的数字滤波器150。如所说明的，数字滤波器 150包括接收上采样伪随机二进制序列x'[k]的延迟寄存器160的系列。特别地，系列中的第 一延迟寄存器160接收上采样伪随机二进制序列x'[k]，将其延迟一个样本持续时间，并且 然后将其传递给系列中的下一延迟寄存器160(如果存在）。系列中的下一延迟寄存器160接 收延迟后的上采样伪随机二进制序列X' [k]，将其延迟一个样本持续时间，并且然后将其传 递给系列中的下一延迟寄存器160(如果存在）。上采样伪随机二进制序列x'[k]的这一序列 延迟继续直到到达系列中的最末延迟寄存器160。延迟寄存器160的数目为L-1。因此，存在 至少一个延迟寄存器160。取决于获取期望频谱成形所需要的滤波特性，可以增加延迟寄存 器160的数目，并且可以相应地适配上采样因子L。
[0024] 在系列中的第一延迟寄存器160的输入以及在系列中的每个延迟寄存器160的输 出处，设置有抽头，其馈送数字滤波器150的对应滤波器支路。在所说明的示例中，数字滤波 器150提供L个滤波器支路。每个滤波器支路包括数字乘法器170以实现乘以对应的滤波器 系数ci的操作，其中i = 1，…，L。滤波器支路的输出被馈送给求和级180，求和级180对所有 滤波器支路的输出求和以生成在频谱上成形的伪随机二进制序列z[k]。在频谱上成形的伪 随机二进制序列z具有第二采样率Fsh。
[0025] 如图1中所表示的，滤波器系数^为1或-1。如果某个滤波器支路的滤波器系数(^为 1，则该滤波器支路的输出等于滤波器支路的输入，而不管与乘法相关联的任何延迟。如果 某个滤波器支路的滤波器系数ci为-1，则该滤波器支路的输出关于滤波器支路的输入反 相，而不管与乘法相关联的任何延迟。由于使用零填充的上采样，仅其中一个滤波器支路对 在频谱上成形的伪随机二进制序列z[k]的每个样本有贡献。因此，在频谱上成形的伪随机 二进制序列z[k]的样本的值为1或-1，类似于在原始伪随机二进制序列x[k]中。也就是说， 原始伪随机二进制序列x[k]和在频谱上成形的伪随机二进制序列z[k]二者具有相同的比 特长度。特别地，原始伪随机二进制序列x[k]和在频谱上成形的伪随机二进制序列z[k]二 者均为单比特信号。
[0026] 图2示意性地图示根据以上提及的原理操作的设备的另外的示例。类似于图1的设 备，设备包括例如基于LFSR的PN生成器110 JN生成器110以第一采样率生成原始伪随机二 进制信号x[k]，第一采样率也用F%表示。在图2的示例中，也假定原始伪随机二进制序列X [k]由值为1或者-1的样本形成。
[0027]另外，设备包括数字滤波器250。数字滤波器250被实现为多相滤波器。如所说明 的，数字滤波器250包括接收原始伪随机二进制序列x[k]的L个并联滤波器支路。也就是说， 原始伪随机二进制序列x[k]的样本同时作为输入被馈送给每个滤波器支路。每个滤波器支 路包括数字乘法器270以实现乘以对应的滤波器系数(^的操作，其中i = 1，…，L。滤波器支 路的输出被馈送给复用器280,复用器280依次选择滤波器支路之一的输出。在所说明的示 例中，假定复用器作为旋转开关来操作。也就是说，根据周期性图案，复用器280逐个选择滤 波器支路之一以生成在频谱上成形的伪随机二进制序列z[k]。复用器280以第二采样率Fsh 操作，并且在复用器280的输出处获得的在频谱上成形的伪随机二进制序列z[k]因此具有 第二采样率FSH。复用器280因此还实现到第二采样率Fsh的上采样，然而在这种情况下没有 零填充。也如图2中所说明的，虽然复用器280以第二采样率Fsh操作，然而数字滤波器250的 其他部分仅需要以较低的第一采样率Fdt作。
[0028] 如图2中所说明的，滤波器系数^为1或-1。如果某个滤波器支路的滤波器系数(^为 1，则该滤波器支路的输出等于滤波器支路的输入，而不管与乘法相关联的任何延迟。如果 某个滤波器支路的滤波器系数ci为-1，则该滤波器支路的输出关于滤波器支路的输入反 相，而不管与乘法相关联的任何延迟。由于复用器280的操作，仅其中一个滤波器支路对在 频谱上成形的伪随机二进制序列z[k]的每个样本有贡献。因此，在频谱上成形的伪随机二 进制序列k的样本的值为1或-1，类似于在原始伪随机二进制序列x[k]中。也就是说，原始伪 随机二进制序列x[k]和在频谱上成形的伪随机二进制序列z[k]二者具有相同的比特长度。 特别地，原始伪随机二进制序列x[k]和在频谱上成形的伪随机二进制序列z[k]二者均为单 比特信号。
[0029] 图3示出基于图2的架构的设备的示例，其中数字滤波器250提供第一阶高通滤波 器特性或第一阶差分器特性。这通过具有两个滤波器支路（即L = 2)的数字滤波器250的配 置来实现。第一滤波器支路的滤波器系数为C1 = l，而第二滤波器支路的滤波器系数为c2 = - 1。这实现了数字滤波器250的传递函数，其由下式给出：
[0031] 其中Z {x[k]}表示x[k]的Z变换，Z {y[k]}表示y[k]的Z变换。
[0032] 图4示出原始伪随机二进制序列x[k]的FFT频谱的示例，其中频率是Fsl的表示单 位。如可见，伪随机二进制序列x[k]的FFT频谱基本上对应于白噪声特性，即具有最高达F SL 的基本上均匀的分布。
[0033] 图5示出在使用如图3中图示的数字滤波器配置（即具有第一阶高通特性的数字滤 波器)时获得的在频谱上成形的伪随机二进制序列y[k]的FFT频谱的示例。在图4中，频率是 Fsh的表示单位。如可见，FFT频谱示出朝着低频的衰减。
[0034] 图6示出基于图2的架构的另外的设备的示例，其中数字滤波器250提供第二阶高 通滤波器特性。这通过具有四个滤波器支路的（即L = 4)的数字滤波器250的配置来实现。第 一滤波器支路的滤波器系数为(^ = 1，第二滤波器支路的滤波器系数为c2 = -l，第三滤波器 支路的滤波器系数为c3 = -l，第四滤波器支路的滤波器系数为C4=l。这实现了数字滤波器 250的传递函数，其由下式给出：
[0036]图7示出在使用如图6中图示的数字滤波器配置（即具有第二阶高通特性的数字滤 波器)时获得的在频谱上成形的伪随机二进制序列y[k]的FFT频谱的示例。在图7中，频率是 FSH的表示单位。如可见，FFT频谱示出朝着低频的衰减。另外，从FSH/2处的零点，可见，第二 阶差分器特性的近似不是非常准确。
[0037]图8示出基于图2的架构的另外的设备的示例，其中数字滤波器250提供第二阶带 通滤波器特性。这通过具有四个滤波器支路的（即L = 4)的数字滤波器250的配置来实现。第 一滤波器支路的滤波器系数为(^ = 1，第二滤波器支路的滤波器系数为c2 = -l，第三滤波器 支路的滤波器系数为c3 = l，第四滤波器支路的滤波器系数为C4 = _l。这实现了数字滤波器 250的传递函数，其由下式给出：
[0039] 图9示出在使用如图8中图示的数字滤波器配置（即具有第二阶带通特性的数字滤 波器)时获得的在频谱上成形的伪随机二进制序列y[k]的FFT频谱的示例。在图9中，频率是 Fsh的表示单位。如可见，FFT频谱示出位于FSH/8附近的通带，其中朝着低频以及朝着FSH/4衰 减。
[0040] 如从图3到9的示例可见，各种频谱成形可以通过选择不同的L值以及适配不同支 路的特性来实现。在此，应当理解，也可以在使用基于图1的架构的设备时获得类似的结果。
[0041] 图10示出用于图示可以用于实现以上生成在频谱上成形的伪随机二进制序列的 原理的方法的流程图。图10的方法例如可以应用于操作具有如图1或2中图示的架构的设 备。
[0042] 在步骤1010,生成伪随机二进制序列。伪随机二进制序列具有第一采样率，例如以 上提及的采样率Fsl。伪随机二进制序列例如可以通过LFSR来生成。
[0043]在步骤1020,执行上采样。这可以通过使用零填充对伪随机二进制序列执行上采 样以生成具有第二采样率的上采样伪随机二进制序列来实现，如结合图1的架构所描述的。 另外，这可以由在多相数字滤波器的输出处的复用器在多相数字滤波器中实现，例如结合 图2的架构所描述的。
[0044] 在步骤1030,基于伪随机二进制序列生成在频谱上成形的伪随机二进制序列。在 频谱上成形的伪随机二进制序列具有第二采样率，第二采样率等于第一采样率乘以L>1的 整数上采样因子。这通过包括L个滤波器支路的数字滤波器来实现，L个滤波器支路包括一 个或多个滤波器支路的第一子集以及一个或多个滤波器支路的第二子集。第一子集中的每 个滤波器支路生成等于滤波器支路的输入的二进制输出。第二子集中的每个滤波器支路生 成关于滤波器支路的输入反相的二进制输出。数字滤波器的滤波器阶数可以为L-1。
[0045] 数字滤波器可以是多相滤波器，并且包括复用器，复用器通过依次选择滤波器支 路的二进制输出之一来生成在频谱上成形的伪随机二进制序列。复用器也可以实现步骤 1020的上采样。
[0046] 如果在步骤1020,通过使用零填充的上采样生成具有第二采样率的上采样伪随机 二进制序列，则可以在数字滤波器的L-1个延迟寄存器的系列（诸如图1的延迟寄存器160) 中接收上采样伪随机二进制序列。生成在频谱上成形的伪随机二进制序列因此还可以包括 诸如通过图1的求和级180对滤波器支路的二进制输出求和。在这样的情况下，滤波器支路 的输入信号可以由上采样伪随机二进制序列和每个延迟寄存器的相应输出来形成。
[0047] 在频谱上成形的伪随机二进制序列可以是单比特信号。在一些情况下，伪随机二 进制序列和在频谱上成形的伪随机二进制序列可以基于选自-1和1的信号值。在其他情况 下，伪随机二进制序列和在频谱上成形的伪随机二进制序列可以基于选自〇和1的信号值。
[0048] 如果在频谱上成形的伪随机二进制序列为单比特信号，则其例如可以应用于其中 至少一个开关由在频谱上成形的伪随机二进制序列来控制的场景。另外，在频谱上成形的 伪随机二进制序列可以使得能够在基于在频谱上成形的伪随机二进制序列执行信号处理 时使用低复杂度部件。例如，出于抖动目的，可以将在频谱上成形的伪随机二进制序列供应 给单比特DAC。
[0049] 本发明的实施例例如可以适用于其中使用抖动来降低由开关电路的谐波引起的 杂散发射的幅度的系统。例如，在开关模式电源和D类放大器中，实施例的PN生成器可以用 于抖动开关信号。这一抖动传播高频谐波的频率成分并且降低RF干扰。这样的抖动也可以 使得开关模式电源与非抖动系统相比能够在更高的开关频率下操作并且仍然满足RF发射 要求。实施例的PN系统也可以适用于音频模数变换器和数模变换器，诸如sigma-delta变换 器，以便降低极限循环行为。如以上所提及的，通过提供单比特的在频谱上成形的单比特信 号，可以使用与使用多比特技术的抖动电路相比复杂度更低、使用更少电力并且消耗更少 电路板空间和/或硅面积的电路系统来实现抖动。
[0050] 应当理解，以上描述的概念和实施例可以有各种修改。例如，概念可以适用于多种 PN生成器和数字滤波器架构。例如，在一些实施例中，诸如所公开的PN生成器110、数字滤波 器250、延迟寄存器160、乘法器270、求和级180、复用器280和其他部件等各种电路部件可以 使用本领域已知的基于硬件的数字逻辑电路来实现。例如，可以使用标准单元来实现部件， 或者可以在集成电路上制造完全定制的逻辑。在一些实施例中，所公开的逻辑功能可以使 用诸如数字信号处理器和/或处理器电路(诸如微处理器、微控制器或其组合)等硬件来实 现。
【主权项】
1. 一种设备，包括： 伪随机序列生成器，被配置成生成具有第一采样率的伪随机二进制序列；以及 数字滤波器，被配置成基于所述伪随机二进制序列生成具有第二采样率的在频谱上成 形的伪随机二进制序列，所述第二采样率等于所述第一采样率乘以L>1的整数上采样因子， 所述数字滤波器包括L个滤波器支路，所述L个滤波器支路包括一个或多个滤波器支路 的第一子集以及一个或多个滤波器支路的第二子集， 所述第一子集中的每个滤波器支路被配置成生成等于所述滤波器支路的输入的二进 制输出，以及 所述第二子集中的每个滤波器支路被配置成生成关于所述滤波器支路的输入反相的 二进制输出。2. 根据权利要求1所述的设备，其中所述数字滤波器为多相滤波器并且包括复用器，所 述复用器被配置成通过依次选择所述滤波器支路的二进制输出中的一个二进制输出来生 成所述在频谱上成形的伪随机二进制序列。3. 根据权利要求1所述的设备，包括： 上采样级，被配置成使用零填充对所述伪随机序列执行上采样以生成具有所述第二采 样率的上采样伪随机二进制序列。4. 根据权利要求3所述的设备， 其中所述数字滤波器包括被配置成接收所述上采样伪随机二进制序列的L-1个延迟寄 存器的系列以及被配置成对所述滤波器支路的所述二进制输出求和的求和级， 所述滤波器支路的所述输入信号由所述上采样伪随机二进制序列和每个延迟寄存器 的相应输出形成。5. 根据权利要求1所述的设备，其中所述在频谱上成形的伪随机二进制序列为单比特 信号。6. 根据权利要求5所述的设备，其中所述伪随机二进制序列和所述在频谱上成形的伪 随机二进制序列包括选自-1和1的信号值。7. 根据权利要求5所述的设备，其中所述伪随机二进制序列和所述在频谱上成形的伪 随机二进制序列包括选自0和1的信号值。8. 根据权利要求5所述的设备，包括： 由所述在频谱上成形的伪随机二进制序列控制的至少一个开关。9. 根据权利要求1所述的设备，其中所述数字滤波器的滤波器阶数为L-1。10. 根据权利要求1所述的设备，其中所述伪随机序列生成器包括线性反馈移位寄存 器。11. 一种方法，包括： 生成具有第一采样率的伪随机二进制序列；以及 通过包括L个滤波器支路的数字滤波器基于所述伪随机二进制序列生成在频谱上成形 的伪随机二进制序列，所述L个滤波器支路包括一个或多个滤波器支路的第一子集以及一 个或多个滤波器支路的第二子集，所述在频谱上成形的伪随机二进制序列具有第二采样 率，所述第二采样率等于所述第一采样率乘以L>1的整数上采样因子， 所述第一子集中的每个滤波器支路生成等于所述滤波器支路的输入的二进制输出，以 及 所述第二子集中的每个滤波器支路生成关于所述滤波器支路的输入反相的二进制输 出。12. 根据权利要求11所述的方法，其中所述数字滤波器为多相滤波器并且包括复用器， 所述复用器通过依次选择所述滤波器支路的二进制输出中的一个二进制输出来生成所述 在频谱上成形的伪随机二进制序列。13. 根据权利要求11所述的方法，包括： 使用零填充对所述伪随机序列执行上采样以生成具有所述第二采样率的上采样伪随 机二进制序列。14. 根据权利要求13所述的方法，包括： 在所述数字滤波器的L-1个延迟寄存器的系列中接收所述上采样伪随机二进制序列； 以及 对所述滤波器支路的二进制输出求和， 所述滤波器支路的所述输入信号由所述上采样伪随机二进制序列和每个延迟寄存器 的相应输出形成。15. 根据权利要求11所述的方法，其中所述在频谱上成形的伪随机二进制序列为单比 特信号。16. 根据权利要求15所述的方法，其中所述伪随机二进制序列和所述在频谱上成形的 伪随机二进制序列包括选自-1和1的信号值。17. 根据权利要求15所述的方法，其中所述伪随机二进制序列和所述在频谱上成形的 伪随机二进制序列包括选自0和1的信号值。18. 根据权利要求15所述的方法，包括： 由所述在频谱上成形的伪随机二进制序列来控制至少一个开关。19. 根据权利要求11所述的方法，其中所述数字滤波器的滤波器阶数为L-1。20. 根据权利要求11所述的方法，由线性反馈移位寄存器来生成所述伪随机二进制序 列。
【文档编号】H03K3/84GK106026988SQ201610201556
【公开日】2016年10月12日
【申请日】2016年3月31日
【发明人】D·斯特雷尤斯尼格
【申请人】英飞凌科技股份有限公司