专利名称：一种总线耦合电路的制作方法
技术领域：
本实用新型涉及一种用于网络总线和单片机之间数据接收与发送的总线耦合电路，属于网络通讯控制领域。
为了实现上述目的，本实用新型的技术方案采用如下方式实现一种总线耦合电路，包括电平转换电路、单片机复位电路、总线空闲侦测电路、数据接收处理电路、数据发送处理电路和单片机意外自锁时释放总线电路。其结构特点在于，电平转换电路对从三线制总线接口发过来的电平进行转换，当转换后的电平被拉低的时间大于2-3秒时，单片机复位电路发送复位信号至单片机的/RST管脚，单片机强行复位；数据接收处理电路的输入端和输出端分别连接电平转换电路的输出端和单片机的RXD管脚；单片机由其BusyDet管脚通过所述的总线空闲侦测电路检测总线是否空闲，当总线空闲时，单片机处理后的数据经过与其TXD或/TXD管脚连接的数据发送处理电路和单片机意外自锁时释放总线电路发送到三线制总线接口；所述的单片机意外自锁时释放总线电路通过数据发送处理电路检测单片机的TXD管脚或/TXD管脚的信号拉低时间，若时间大于20-30毫秒，单片机自锁，将总线释放。
上述的电平转换电路包括电阻R5、R6和二极管D3，从总线过来的电压通过电阻R5和R6分压，二极管D3的5V箝位，加到数据接收处理电路的施密特与非门U2A上。
上述的单片机复位电路包括电容C6、电阻R7、二极管D4和施密特与非门U3A，二极管D4的负极连接施密特与非门U2A的3脚，正极连接电阻R7和施密特与非门U3A的1、2脚，电阻R7的另一端接电容C6的负极，施密特与非门U3A的3脚接单片机的/RST管脚。
上述的数据接收处理电路包括施密特与非门U2A和施密特与非门U2B，施密特与非门U2A的3脚接施密特与非门U2B的5、6脚，施密特与非门U2B的4脚接单片机的RXD管脚。
上述的数据发送处理电路包括施密特与非门U3B，施密特与非门U3B的5、6脚分别接单片机的TXD管脚或/TXD管脚，施密特与非门U3B的4脚接单片机意外自锁时释放总线电路。
上述的总线空闲侦测电路包括电阻R10、R11、二极管D5、电容C7及施密特与非门U2C和U2D，二极管D5的正极连接施密特与非门U2A的3脚，负极分别连接施密特与非门U2C和电阻R10，电阻R10的另一端经电容C7后接地，电阻R11的一端接施密特与非门U2C的8、9脚，另一端与施密特与非门U2C的7脚共同接地，施密特与非门U2C的10脚接施密特与非门U2D的12脚，施密特与非门U2D的13脚接施密特与非门U2B的4脚，施密特与非门U2D的11脚接单片机的BusyDet管脚。
上述的单片机意外自锁时释放总线电路包括施密特与非门U3C、U3D、电阻R12、R13、电容C9、及二极管D6，施密特与非门U3D的12、13脚接施密特与非门U3C的8脚，施密特与非门U3D的11脚接二极管D6的正极，二极管D6的负极经电阻R13和并联的电容C9、电阻R12接施密特与非门U3C的9脚。
由于本实用新型采用了电平转换电路、单片机复位电路、总线空闲侦测电路、单片机意外自锁时释放网络总线电路等有利于通讯传输的监控电路，所以在信号传输上有着很好的效果。电平转换电路牵制了总线过高的电压，以保证电路的正常工作。单片机复位电路当总线的电平被拉低的时间大于2～3秒时，会产生一个复位信号送至单片机的/RST管脚，从而使单片机强行复位。总线空闲侦测电路可判断出当前总线的闲忙，避免了几个节点通讯模块同时发送数据，为竞争总线而发生冲突的局面。单片机意外自锁时释放网络总线电路可避免因某一个节点通讯模块发生意外导致通讯瘫痪情况，因为若遇到这种情况，此电路将有释放总线的功能。另外，由于本总线耦合电路与三线制总线相配合，因而其通讯传输效果是非常明显的。而且，本实用新型结构简单、价格低廉、操作简单、便于使用。
以下结合附图
和具体的实施例对本实用新型作进一步说明。
参看图2，由电阻R5、R6和型号为BAV99的二极管D3组成的电平转换电路1，将从总线过来的电压通过电阻R5和R6分压，二极管D3的5V箝位，目的是保证型号为CD4093B的施密特与非门U2A的正常工作。总线电压通过电阻R5，二极管D3，电阻R6加到施密特与非门U2A上，其典型的高端门坎电压为2.9V，低端门坎电压为1.9V。当总线电压从高电压向低电压跳变时，在施密特与非门U2A的1、2端的电压低于1.9V时，其输出可检出高电平，这时总线上的电压应为1.9*(R5+R6)/R6＝1.9*(100+51)/51＝5.6V。而对于高端门坎2.9V，这时的总线电压应为2.9*(R5+R6)/R6＝2.9*(100+51)/51＝8.6V。当三线制总线接口7的20V电源线或地线上的电流较大时，例如1A，这时的线路压降不可忽略，如线路中的电阻引起的压降不超过5V，此电路均可正常工作。这就是电阻R6在电路中的作用。如果没有电阻R6，则总线上有2V的压降时，将会引起施密特与非门U2A的误判，而产生数据误码。经过电平转换电路1转换后，总线平常为高电平，则电容C6将通过电阻R7、二极管D4进行快速充电，当总线的电平为低时，则型号为CD4093B的施密特与非门U3A的3脚为高，此时由于电容C6两端的压差，将产生放电现象，如果时间超过2～3秒，将致使施密特与非门U3A的1、2脚为高电平，经转换则施密特与非门U3A的3脚为低，从而可导致单片机8的复位。
节点模块中的单片机8与总线的通讯采用单片机8内部的SCI串行通讯模块，其中单片机8的RXD管脚为SCI串行通讯模块的接收脚，用来完成通讯数据的接收。单片机8的TXD管脚为数据的发送端，用来完成数据的发送。当总线电压为8.6V以上时，由于电阻R5、R6的电平转换作用，在施密特与非门U2A的1、2脚的电压大于其高端的门坎电压2.9V，施密特与非门U2A的输出脚3的电平为低电平，经型号为CD4093B的施密特与非门U2B反相后，送到单片机8的RXD管脚，单片机8的RXD管脚为1。反之，当总线电压为5.6V以下时，由于电阻R5，R6的电平转换作用，在施密特与非门U2A的1、2脚的电压小于其低端的门坎电压1.9V，施密特与非门U2A的输出脚3的电平为高电平，经施密特与非门U2B反相后，送到单片机8的RXD管脚，单片机8的RXD管脚为0。单片机8的RXD管脚的状态完全可以反映信号总线的状态。
用单片机8的TXD管脚发送数据时，先要保证单片机8的/TXD管脚为高电平，单片机8的/TXD、TXD管脚接到型号为CD4093B的施密特与非门U3B的输入端。由型号为CD4093B的施密特与非门U3C、U3D、电阻R12、R13、电容C9、及二极管D6组成单片机意外自锁时释放总线电路。当单片机8的TXD管脚为1时，施密特与非门U3B的4脚输出为0，则施密特与非门U3D的11脚为高，将对电容C9进行充电，此时施密特与非门U3C的9脚为高，但由于施密特与非门U3C的8脚为低，所以施密特与非门U3C的10脚为高，而导致三极管T2饱和导通，三极管T1则不导通，使得总线维持高电平。当单片机8的TXD管脚为0时，施密特与非门U3B的4脚输出为1，则施密特与非门U3D的11脚为低，电容C9将放电，此时施密特与非门U3C的9脚将维持一段时间的高电平，所以施密特与非门U3C的10脚为低，而导致三极管T2不导通，三极管T1则饱和导通，使得总线为低电平。如果单片机8的TXD或者/TXD管脚为0时的时间超过了此时电容C9的放电时间20～30毫秒，此现象为意外，则施密特与非门U3C的9脚将始终维持在低电平，所以施密特与非门U3C的10脚就为高，而导致三极管T2导通，三极管T1则不导通，使得总线被释放为高电平。总线在电源管理模块的上拉电阻下被拉向20V，具体的数值与节点通讯模块的数量有关，估算的方法参考前面的介绍。单片机8的/TXD管脚的设置是为了快速有效的抢占总线。
网络总线空闲侦测电路3主要由电阻R10、R11、型号为IN4148的二极管D5、电容C7及施密特与非门U2C和U2D等组成。单片机8的/TXD管脚用来判断总线是否空闲。当总线为低电平时，总线的电压经电阻R5、R6分压，施密特与非门U2A反相后，施密特与非门U2A的3脚为高电平，此高电平经二极管D5对电容C5快速充电，使施密特与非门U2C的8、9脚的电压迅速为高，施密特与非门U2C的输出10脚为低电平，由于二极管D5及其电路的影响，对总线的信号侦测会有几微秒的延时，为去掉此现象，故把施密特与非门U2D的13脚接在施密特与非门U2B的4脚(此时为低电平)上，再经施密特与非门U2D反相后，施密特与非门U2D的11脚输出为高电平，以示总线处于忙状态。当总线上有节点发送信息时，必然会有停止位为高或数据位、奇偶校验位中的某些位为高，信号总线电平为高电平，此时施密特与非门U2A的输出3脚为低电平。二极管D5截止，电容C5在电阻R11的作用下放电，使施密特与非门U2C的8、9脚迅速为低，则10脚为高，表示总线忙。当某一个节点通讯模块需要发送数据时，只要判断单片机8的BusyDet脚为低电平时就可以马上发送数据以抢占总线，发送数据的起始位引发网上其它节点通讯模块中的相同电路处理输出“忙”信息以提示其它节点通讯模块，此时总线处于“忙”状态，其它节点通讯模块根据通讯协议此时不再发送数据，因而避免了总线冲突。既使两个或更多的节点通讯模块(在广播通讯时，应答信息传输时尤其可能)在同一时刻抢占总线而发生冲突，这些节点通讯模块的冲突延时即使完全相同，由于施密特与非门U2C的施密特门坎的细微变化和电阻R11，电容C5每次充放电的起始值不可能完全一样以及各节点通讯模块的电阻R11，电容C5的参数的不一致性，再次抢占总线发生冲突的概率也变得相当低，再加上通讯协议上的各种校验措施及防总线冲突的方法，由此解决了总线冲突问题。此电路的优点是防止单片机内部对处理总线冲突时的软件协议复杂化。
本实用新型在实施过程中，必须仔细选取上述实施例中电阻R11，电容C5的参数，选大了则因为延时时间长而影响了总线的传输效率，选小了则有可能造成总线冲突判断失误。在通讯速率为9600BPS时，每位的时间约为1MS，一般防总线冲突的延时取2-3MS左右。
权利要求1.一种总线耦合电路，包括数据接收处理电路(4)和数据发送处理电路(5)，其特征在于，还包括电平转换电路(1)、单片机复位电路(2)、总线空闲侦测电路(3)和单片机意外自锁时释放总线电路(6)，所述电平转换电路(1)对从三线制总线接口(7)发过来的电平进行转换，当转换后的电平被拉低的时间大于2-3秒时，所述的单片机复位电路(2)发送复位信号至单片机(8)的/RST管脚，单片机(8)强行复位；所述的数据接收处理电路(4)的输入端和输出端分别连接电平转换电路(1)的输出端和单片机(8)的RXD管脚；单片机(8)由其BusyDet管脚通过所述的总线空闲侦测电路(3)检测总线是否空闲，当总线空闲时，单片机(8)处理后的数据经过与其TXD或/TXD管脚连接的数据发送处理电路(5)和单片机意外自锁时释放总线电路(6)发送到三线制总线接口(7)；所述的单片机意外自锁时释放总线电路(6)通过数据发送处理电路(5)检测单片机(8)的TXD管脚或/TXD管脚的信号拉低时间，若时间大于20-30毫秒，单片机(8)自锁，将总线释放。
2.如权利要求1所述的总线耦合电路，其特征在于，所述的电平转换电路(1)包括电阻R5、R6和二极管D3；从总线过来的电压通过电阻R5和R6分压，二极管D3的5V箝位，连接到数据接收处理电路(4)的施密特与非门U2A上。
3.如权利要求1所述的总线耦合电路，其特征在于，所述的单片机复位电路(2)包括电容C6、电阻R7、二极管D4和施密特与非门U3A，二极管D4的负极连接施密特与非门U2A的3脚，正极连接电阻R7和施密特与非门U3A的1、2脚，电阻R7的另一端接电容C6的负极，施密特与非门U3A的3脚接单片机(8)的/RST管脚。
4.如权利要求1所述的总线耦合电路，其特征在于，所述的数据接收处理电路(4)包括施密特与非门U2A和施密特与非门U2B，施密特与非门U2A的3脚接施密特与非门U2B的5、6脚，施密特与非门U2B的4脚接单片机(8)的RXD管脚。
5.如权利要求1所述的总线耦合电路，其特征在于，所述的数据发送处理电路(5)包括施密特与非门U3B，施密特与非门U3B的5、6脚分别接单片机(8)的TXD管脚或/TXD管脚，施密特与非门U3B的4脚接单片机意外自锁时释放总线电路(6)。
6.如权利要求1所述的总线耦合电路，其特征在于，所述的总线空闲侦测电路(3)包括电阻R10、R11、二极管D5、电容C7及施密特与非门U2C和U2D，二极管D5的正极连接施密特与非门U2A的3脚，负极分别连接施密特与非门U2C和电阻R10，电阻R10的另一端经电容C7后接地，电阻R11的一端接施密特与非门U2C的8、9脚，另一端与施密特与非门U2C的7脚共同接地，施密特与非门U2C的10脚接施密特与非门U2D的12脚，施密特与非门U2D的13脚接施密特与非门U2B的4脚，施密特与非门U2D的11脚接单片机(8)的BusyDet管脚。
7.如权利要求1所述的总线耦合电路，其特征在于，所述的单片机意外自锁时释放总线电路(6)包括施密特与非门U3C、U3D、电阻R12、R13、电容C9、及二极管D6，施密特与非门U3D的12、13脚接施密特与非门U3C的8脚，施密特与非门U3D的11脚接二极管D6的正极，二极管D6的负极经电阻R13和并联的电容C9、电阻R12接施密特与非门U3C的9脚。
8.如权利要求2-7中任一项所述的总线耦合电路，其特征在于，所述的施密特与非门的型号均为CD4093B。
专利摘要一种总线耦合电路，属于网络通讯控制领域。本实用新型解决了家庭网络总线和各总线耦合单元的单片机之间进行数据交换的问题。本实用新型电平转换电路对从三线制总线接口发过来的电平进行转换，当电平被拉低的时间大于2－3秒时，单片机复位电路令单片机强行复位；数据接收处理电路的输入端和输出端分别连接电平转换电路的输出端和单片机的RXD管脚；单片机由其BusyDet管脚通过总线空闲侦测电路检测总线是否空闲，当总线空闲时，单片机处理后的数据经过数据发送处理电路和单片机意外自锁时释放总线电路发送到三线制总线接口；单片机意外自锁时释放总线电路检测单片机的TXD管脚或/TXD管脚的信号拉低时间，若时间大于20－30毫秒，单片机自锁，将总线释放。
文档编号H04L12/40GK2588681SQ02235088
公开日2003年11月26日 申请日期2002年5月30日 优先权日2002年5月30日
发明者汪仕文 申请人:清华同方股份有限公司