专利名称：Ts流转asi流的装置及相应的可控asi流输出系统的制作方法
技术领域：
本发明涉及信号转换领域，更具体地说，涉及一种TS流转ASI流的装置。
背景技术：
工程机是给电视台、企事业单位使用的一种接收(地面/有线/卫星)节目并把 节目的TS流解密、过滤、插入、拆分、复合及传输的设备。工程机分为很多种包含前端接收 功能的工程机、后端处理功能的工程机以及信号发送功能的工程机等。前端接收信号使用 的工程机的主要功能为把(地面/有线/卫星)节目信号接收下来，解调出TS流，并把该 TS流解密或未解密，然后将此TS流转换成ASI的流输出，以提供给下一级的复用传输设备。目前市场上大多是专有芯片完成这TS流转换为ASI流的专一功能。比如，两路TS 流(解密/非解密)入，两路ASI出的形式，一般就要使用3块芯片来实现。TS流的切换输 入及适配使用一块芯片(比如CPLD)，ASI的变换输出使用两片(比如CY7B923和CY7B933) 芯片。目前市场上也有使用可编程芯片来实现TS流转换为ASI流的方案。但功能单一，不 能实现多入多出的自由切换，形式固化，不能由上位机通过I2C控制输入流走向。并且在使 用的过程中需要配备外部配置芯片(用来动态加载FPGA)，引入了附加成本。由上述所列第一种情况来看，设计实现需要十几甚至几十美金。在成本高昂的同 时，硬件设计也很复杂，不仅占用大量主板的面积，在处理变换的过程中，信号在芯片外暴 露，在容易受到干扰的同时也产生了辐射。由上述所列第二种情况来看，设计在功能单一的 同时需要两块芯片，不具备功能和成本上的优势。
发明内容
本发明要解决的技术问题在于，针对现有技术的上述TS流转换为ASI流的装置价 格昂贵、设计复杂、难以实现可控的多路输入和多路输出的缺陷，提供一种成本低，设计简 单，集成多路TS输入输出、多路ASI输出、源端流向可控等功能的TS流转ASI流的装置及 相应的可控ASI流输出系统。本发明解决其技术问题所采用的技术方案是构造一种TS流转ASI流的装置，其 中包括用于对接收的TS流提供速率匹配和去空位处理的先入先出缓冲器；以及用于将所 述先入先出缓冲器处理过的TS流进行并串转换，输出ASI流的并串转换器。在本发明所述的TS流转ASI流的装置中，所述TS流转ASI流的装置还包括用于 提供所述先入先出缓冲器和所述并串转换器的工作频率的锁相环。在本发明所述的TS流转ASI流的装置中，所述锁相环包括接收27MHz方波的输入 端、将所述27MHz方波输出的第一输出端、将所述27MHz方波倍频为270MHz输出的第二输 出端以及通过非门输出复位信号的复位信号输出端。在本发明所述的TS流转ASI流的装置中，所述先入先出缓冲器包括接收所述TS 流的数据信号的第一数据信号输入端、接收所述TS流的使能信号的写使能信号输入端、接 收所述TS流的写时钟信号的第一写时钟信号输入端、与所述第一输出端连接的第一读时
4钟信号输入端、与所述复位信号输出端连接的第一复位信号输入端、读取所述TS流空位的 读空位输出端、与所述读空位输出端通过非门连接的读使能信号输入端以及将所述先入先 出缓冲器处理过的TS流输出的第三输出端。在本发明所述的TS流转ASI流的装置中，所述并串转换器包括与所述复位信号输 出端连接的第二复位信号输入端、与所述第一输出端连接的第二写时钟信号输入端、与所 述第三输出端连接的第二数据信号输入端、与所述读使能信号输入端连接的转换使能信号 输入端、与所述第二输出端连接的第二读时钟信号输入端以及将所述ASI流输出的第四输 出端。在本发明所述的TS流转ASI流的装置中，所述先入先出缓冲器还包括报警单元， 所述读空位输出端连接所述报警单元。在本发明所述的TS流转ASI流的装置中，所述TS流转ASI流的装置还包括用于对 所述第四输出端输出的ASI流减噪的减噪模块，所述减噪模块包括用于对所述第四输出 端输出的ASI流进行反相处理的反相流生成单元、用于对所述反相流生成单元输出的ASI 反相流和所述第四输出端输出的ASI流进行差分运算产生低压差分ASI信号的低压差分运 算单元、以及用于将所述低压差分ASI信号输出的输出单元。本发明还构造一种可控ASI流输出系统，其中包括用于接收两路TS流并对所述 两路TS流进行切换输出的切换装置、以及用于对输出的TS流进行TS流转ASI流处理的至 少一个如权利要求1至6中任一所述的TS流转ASI流的装置。在本发明所述的可控ASI流输出系统中，所述可控ASI流输出系统还包括至少一 个用于直接输出所述两路TS流的直接输出装置，所述直接输出装置与所述切换装置连接。在本发明所述的可控ASI流输出系统中，所述两路TS流为解密TS流和未解密TS 流，所述切换装置包括接收所述未解密TS流的未解密输入端、输出所述未解密TS流到外部 解密模块的未解密输出端、接收所述外部解密模块的所述解密TS流的解密输入端、对输入 到所述TS流转ASI流的装置的TS流进行切换的第一切换单元以及对输入到所述直接输出 装置的TS流进行切换的第二切换单元。实施本发明的TS流转ASI流的装置及相应的可控ASI流输出系统，具有以下有益 效果成本低，设计简单，集成多路TS输入输出、多路ASI输出、源端流向可控等功能，避免 了 TS流转换为ASI流的装置价格昂贵、设计复杂、难以实现可控的多路输入和多路输出的 缺陷。锁相环的应用使得提供了整个TS流转ASI流的装置的工作基准频率。锁相环输 出不同频率适应不同模块的工作频率。先入先出模块通过时钟信号和使能信号的控制很好 的对接收的TS流进行速率匹配和去空位处理。并串转换器通过时钟信号和使能信号的控 制很好的对先入先出缓冲器处理过的TS流进行并串转换。报警单元对出现空位异常时及 时报警。减噪模块的设置使得可以大大减少传输低压差分ASI信号时产生的噪声。直接输 出装置方便将TS流选择性的直接输出。切换装置提供双输入的同时可以很好的进行切换 处理。
下面将结合附图及实施例对本发明作进一步说明，附图中
图1是本发明TS流转ASI流的装置的第一优选实施例的结构示意图；图2是本发明TS流转ASI流的装置的第二优选实施例的结构示意图；图3是本发明TS流转ASI流的装置的优选实施例的锁相环的电路示意图；图4是本发明TS流转ASI流的装置的优选实施例的先入先出缓冲器的电路示意 图；图5是本发明TS流转ASI流的装置的优选实施例的并串转换器的电路示意图；图6是本发明可控ASI流输出系统的优选实施例的电路示意图；图7是本发明可控ASI流输出系统的优选实施例的结构示意图。
具体实施例方式为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对 本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并 不用于限定本发明。如图1所示，在本发明的TS流转ASI流的装置的第一优选实施例的结构示意图 中，所述TS流转ASI流的装置包括先入先出缓冲器1和并串转换器2，先入先出缓冲器1用 于对接收的TS流提供速率匹配和去空位处理，并串转换器2用于将先入先出缓冲器1处理 过的TS流进行并串转换，输出ASI流。采用本发明的TS流转ASI流的装置，首先将接收的 TS流经过先入先出缓冲器1，先入先出缓冲器1最佳为位宽Sbits深度为512字节，为输入 的TS流提供速率匹配，同时滤除TS流中的空位，保证输出数据是无间隙的8位数据。并串 转换器2工作在270MHZ的频率，负责将8位并行数据转换成270MHZ时钟的符合ASI协议 规范的Ibit串行数据。本发明的TS流转换为ASI流的装置成本低，设计简单，只需两个IP 核即实现了原来一块转换芯片的功能。如图2所示，在本发明的TS流转ASI流的装置的第二优选实施例的结构示意图 中，所述TS流转ASI流的装置还包括锁相环3，锁相环3用于提供所述先入先出缓冲器1 和所述并串转换器2的工作频率。锁相环3包括输入端、第一输出端、第二输出端以及复位 信号输出端。输入端用于接收27MHz方波，第一输出端用于将所述27MHz方波输出，第二输 出端用于将所述27MHz方波倍频为270MHz输出，复位信号输出端用于通过非门输出复位信 号。工作时，如图3所示，27M钟振输出27MHZ的方波给锁相环3的inclkO端，作为整个装 置的工作基准频率。然后，锁相环3会分出原始27MHZ的频率通过cl端提供给先入先出缓 冲器1和倍频出270MHZ的频率通过cO端提供给并串转换器2。如inclkO端没有接收到方 波信号时，locked端输出低电平，经过非门转换从而产生复位信号输出。锁相环3的应用 使得提供了整个TS流转ASI流的装置的工作基准频率，锁相环3输出不同频率适应不同模 块的工作频率。如图4所示，在本发明TS流转ASI流的装置的优选实施例的先入先出缓冲器1 的电路示意图中，先入先出缓冲器1包括第一数据信号输入端data、写使能信号输入端 wrreq、第一写时钟信号输入端wrclk、第一读时钟信号输入端rdclk、第一复位信号输入端 aclr、读空位输出端rdempty、读使能信号输入端rdreq以及第三输出端q。第一数据信号 输入端data用于接收所述TS流的数据信号，写使能信号输入端wrreq用于接收所述TS流 的使能信号，第一写时钟信号输入端wrclk用于接收所述TS流的写时钟信号，第一读时钟
6信号输入端rdclk与第一输出端连接用于接收输出TS流的读时钟信号，第一复位信号输入 端aclr与复位信号输出端连接用于接收复位信号，读空位输出端rdempty用于读取所述TS 流空位，读使能信号输入端rdreq与读空位输出端rdempty通过非门连接用于读取到TS流 空位时停止输出以去除空位，第三输出端q用于将所述先入先出缓冲器1处理过的TS流输 出。本先入先出缓冲器1工作时，通过第一数据信号输入端data、写使能信号输入端wrreq 以及第一写时钟信号输入端wrclk读取输入的TS流的数据、是否有效以及读取频率，然后 通过第一读时钟信号输入端rdclk输入的时钟频率输出TS流的数据，实现了所有TS流的 速率匹配；同时当先入先出缓冲器1检测到空位信号时，读空位输出端rdempty输出高电 平，这时读使能信号输入端rdreq通过非门输入低电平信号，第三输出端q输出K28. 5的时 钟信息以达到在不影响速率匹配的情况下去除输出TS流中空位的效果，如先入先出缓冲 器1检测到的为非空位信号，读空位输出端rdempty输出低电平，这时读使能信号输入端 rdreq通过非门输入高电平信号，第三输出端q输出速率匹配后的正常数据信息。如第一复 位信号输入端aclr接收到复位信号，则第三输出端q关闭不输出数据。先入先出模块通过 时钟信号和使能信号的控制很好的对接收的TS流进行速率匹配和去空位处理。如图5所示，在本发明TS流转ASI流的装置的优选实施例的并串转换器2的电路 示意图中，并串转换器2包括第二复位信号输入端rst、第二写时钟信号输入端tx_refclk、 第二数据信号输入端tX_data、转换使能信号输入端tX_en、第二读时钟信号输入端tx_ clk270以及第四输出端asi_tx。第二复位信号输入端rst与所述复位信号输出端连接用于 接收复位信号，第二写时钟信号输入端tX_refClk与所述第一输出端连接用于接收输入TS 流的写时钟信号，第二数据信号输入端tX_data与所述第三输出端连接用于输入TS流的数 据信号，转换使能信号输入端tX_en与所述读使能信号输入端连接用于控制输出的asi流 的空包数据，第二读时钟信号输入端tx_clk270与所述第二输出端连接用于接收输出TS流 的读时钟信号，第四输出端asi_tx用于将所述ASI流输出。本并串转换器2工作时，通过 第二写时钟信号输入端tX_refClk、第二数据信号输入端tX_data以及转换使能信号输入 端tX_en读取输入的TS流的数据、是否有效以及读取频率，随后并串转换器2将8位的TS 流的并行数据转换成270MHZ时钟的符合ASI协议规范的IbitASI流串行数据，然后通过第 二读时钟信号输入端tx_clk270输入的时钟频率从第四输出端asi_tx输出ASI流的数据， 实现并行TS流转换为串行的ASI流。当先入先出缓冲器1检测到空位信号时，读空位输出 端rdempty输出高电平，这时转换使能信号输入端tX_en通过非门输入低电平信号，第四输 出端asi_tx输出K28. 5的时钟信息；如先入先出缓冲器1检测到的为非空位信号，读空位 输出端rdempty输出低电平，这时转换使能信号输入端tX_en通过非门输入高电平信号，第 四输出端asi_tx输出ASI流的正常数据信息。如第二复位信号输入端rst接收到复位信 号，则第四输出端asi_tx关闭不输出数据。并串转换器2通过时钟信号和使能信号的控制 很好的对先入先出缓冲器1处理过的TS流进行并串转换，输出ASI流。如图6、7所示，作为本发明TS流转ASI流的装置的优选实施例，先入先出缓冲器 1还包括报警单元11，读空位输出端rdempty连接报警单元11。当读空位输出端rdempty 出现探测空位异常时，报警单元11会产生报警信息到前方TS流数据产生的模块，对TS流
的数据进行调整。如图6中将报警信号发送到切换装置5用于切换输入的TS流以消除报
m
7
如图7所述，作为本发明TS流转ASI流的装置的优选实施例，所述TS流转ASI流 的装置还包括用于对所述第四输出端输出的ASI流减噪的减噪模块4，所述减噪模块4包 括反相流生成单元、低压差分运算单元以及输出单元。反相流生成单元用于对所述第四 输出端输出的ASI流进行反相处理，低压差分运算单元用于对所述反相流生成单元输出的 ASI反相流和所述第四输出端输出的ASI流进行差分运算产生低压差分ASI信号，输出单元 用于将所述低压差分ASI信号输出。第四输出端输出串行ASI信号之前，反相流生成单元 生成另一路反相位的ASI反相流，低压差分运算单元形成低压差分信号，输出单元输出给 外部的传输部件，以完成ASI的传输。减噪模块4的设置使得可以大大减少传输ASI流信 号时产生的噪声。本发明还构造一种可控ASI流输出系统，如图6、7所示，所述可控ASI流输出系统 包括切换装置5以及至少一个TS流转ASI流的装置，切换装置5用于接收两路TS流并对 所述两路TS流进行切换输出，TS流转ASI流的装置用于对输出的TS流进行TS流转ASI流 处理。所述可控ASI流输出系统还包括至少一个直接输出装置6，直接输出装置6用于直接 输出所述两路TS流，直接输出装置6与切换装置5连接。本可控ASI流输出系统工作时， 切换装置5的输入端口输入两路TS流，切换装置5可对该两路TS流进行切换输出，任一可 控的输出口可以输出任一 TS流，输出的TS流可直接输出，也可经过TS流转ASI流的装置 后以ASI流输出。本发明将原本工程机上需要使用多片芯片完成的ASI变换输出功能整合 到一片芯片中，同时在此芯片中集成至少一路ASI流的输出，内部倍频和数据缓冲，允许输 入TS的速率范围要求宽泛，对速率变化快的TS流有灵活的适应性，对输入的时钟频率范围 要求宽泛，可以有效地降低成本，提高稳定性，并可实现与信号源之间的交叉切换。在现有 工程机上面使用时可以节省ASI部分大约70%的成本，经济效益可观。如图6、7所示，作为本发明的可控ASI流输出系统的优选实施例，所述两路TS流 为解密TS流和未解密TS流，切换装置5包括未解密输入端、未解密输出端、解密输入端、第 一切换单元以及第二切换单元。未解密输入端用于接收所述未解密TS流，未解密输出端用 于输出所述未解密TS流到外部解密模块，解密输入端用于接收所述外部解密模块的所述 解密TS流，第一切换单元用于对输入到TS流转ASI流的装置的TS流进行切换，第二切换 单元用于对输入到直接输出装置6的TS流进行切换。如图6所述，未解密TS流输入到未 解密输入端tsintun，未解密TS流经过未解密输出端tsoutci输出到外部解密模块解密， 未解密TS流经外部解密模块解密后成为解密TS流输入到解密输入端tsinci，第一切换单 元通过端口 tsasil_switch接收的控制信号控制端口 tsoutasil输出的TS流，通过端口 tsasi2_switch接收的控制信号控制端口 tsoutasi〗输出的TS流，第二切换单元通过端口 tscpu_switch接收的控制信号控制端口 tsoutcpu输出的TS流，当然也可以通过增加接收 控制信号的端口增加TS流的切换输出端口。如图6所述，报警信号发送到切换装置5的控 制信号发出端改变控制信号以切换输入的TS流从而消除报警。以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发 明说明书及附图内容所作的等效结构变换，或直接或间接运用在其他相关的技术领域，均 同理包括在本发明的专利保护范围内。
权利要求
1.一种TS流转ASI流的装置，其特征在于，包括用于对接收的TS流提供速率匹配和去空位处理的先入先出缓冲器(1)；以及用于将所述先入先出缓冲器(1)处理过的TS流进行并串转换，输出ASI流的并串转换 器(2) ο
2.根据权利要求1所述的TS流转ASI流的装置，其特征在于，所述TS流转ASI流的装 置还包括用于提供所述先入先出缓冲器(1)和所述并串转换器O)的工作频率的锁相环(3)。
3.根据权利要求2所述的TS流转ASI流的装置，其特征在于，所述锁相环C3)包括接 收27MHz方波的输入端、将所述27MHz方波输出的第一输出端、将所述27MHz方波倍频为 270MHz输出的第二输出端以及通过非门输出复位信号的复位信号输出端。
4.根据权利要求3所述的TS流转ASI流的装置，其特征在于，所述先入先出缓冲器(1) 包括接收所述TS流的数据信号的第一数据信号输入端、接收所述TS流的使能信号的写使 能信号输入端、接收所述TS流的写时钟信号的第一写时钟信号输入端、与所述第一输出端 连接的第一读时钟信号输入端、与所述复位信号输出端连接的第一复位信号输入端、读取 所述TS流空位的读空位输出端、与所述读空位输出端通过非门连接的读使能信号输入端 以及将所述先入先出缓冲器(1)处理过的TS流输出的第三输出端。
5.根据权利要求4所述的TS流转ASI流的装置，其特征在于，所述并串转换器(2)包 括与所述复位信号输出端连接的第二复位信号输入端、与所述第一输出端连接的第二写时 钟信号输入端、与所述第三输出端连接的第二数据信号输入端、与所述读使能信号输入端 连接的转换使能信号输入端、与所述第二输出端连接的第二读时钟信号输入端以及将所述 ASI流输出的第四输出端。
6.根据权利要求4所述的TS流转ASI流的装置，其特征在于，所述先入先出缓冲器(1) 还包括报警单元(11)，所述读空位输出端连接所述报警单元(11)。
7.根据权利要求5所述的TS流转ASI流的装置，其特征在于，所述TS流转ASI流的 装置还包括用于对所述第四输出端输出的ASI流减噪的减噪模块，所述减噪模块(4)包 括用于对所述第四输出端输出的ASI流进行反相处理的反相流生成单元、用于对所述反相流生成单元输出的ASI反相流和所述第四输出端输出的ASI流进行差 分运算产生低压差分ASI信号的低压差分运算单元、以及用于将所述低压差分ASI信号输出的输出单元。
8.—种可控ASI流输出系统，其特征在于，包括用于接收两路TS流并对所述两路TS流进行切换输出的切换装置(5)、以及用于对输出的TS流进行TS流转ASI流处理的至少一个如权利要求1至7中任一所述 的TS流转ASI流的装置。
9.根据权利要求8所述的可控ASI流输出系统，其特征在于，所述可控ASI流输出系统 还包括至少一个用于直接输出所述两路TS流的直接输出装置(6)，所述直接输出装置(6) 与所述切换装置(5)连接。
10.根据权利要求8所述的可控ASI流输出系统，其特征在于，所述两路TS流为解密 TS流和未解密TS流，所述切换装置( 包括接收所述未解密TS流的未解密输入端、输出所述未解密TS流到外部解密模块的未解密输出端、接收所述外部解密模块的所述解密TS流 的解密输入端、对输入到所述TS流转ASI流的装置的TS流进行切换的第一切换单元以及 对输入到所述直接输出装置(6)的TS流进行切换的第二切换单元。
全文摘要
本发明涉及一种TS流转ASI流的装置，其中包括用于提供先入先出缓冲器和所述并串转换器的工作频率的锁相环；用于对接收的TS流提供速率匹配和去空位处理的先入先出缓冲器；以及用于将先入先出缓冲器处理过的TS流进行并串转换，输出ASI流的并串转换器。本发明还涉及一种可控ASI流输出系统，其中包括用于接收两路TS流并对两路TS流进行切换输出的切换装置、以及用于对输出的TS流进行TS流转ASI流处理的TS流转ASI流的装置。本发明成本低，设计简单，集成多路TS输入输出、多路ASI输出、源端流向可控等功能，避免了TS流转换为ASI流的装置价格昂贵、设计复杂、难以实现可控的多路输入和多路输出的缺陷。
文档编号H04L29/06GK102075510SQ201010510468
公开日2011年5月25日 申请日期2010年10月18日 优先权日2010年10月18日
发明者陈政安 申请人:深圳市九洲电器有限公司