专利名称：低压差分信号发送器的制作方法
技术领域：
本发明涉及一种电子电路技术，特别是涉及一种低压差分信号(LVDQ技术，具体地，涉及一种低压差分信号(LVDQ发送器。
背景技术：
随着光纤传输速度、中央处理器运行速度的不断提高，芯片之间的数据速度日益成为制约系统数据速率的瓶颈。与芯片内部时钟不同，虽然芯片集成度在不断提高，芯片到印刷电路板信号速率却受益很少。在过去几十年里，高速率数字通信是通过大量并行传输的方式实现的，其代价是集成电路封装和印刷电路板成本和复杂度的增加。此外，在电池供电的便携式设备或者其他希望降低封装成本和额外散热成本的系统中，降低功耗也是一个重要的课题。低压差分信号(Low-voltage differential signaling,LVDS)技术正是为了解决以上问题而提出的一种高速低功耗传输技术。LVDS是一种低摆幅的差分信号技术，其典型的连接结构如图1所示。LVDS发送器实际上是一个极性不断交替变化的电流源，而终端电阻连接在接收器端并提供电流信号到电压信号的转换，同时匹配传输线的特征阻抗。一种公知的LVDS发送器电路实现方法如图2所示，其中D和DB为一对差分信号。 当信号D控制的开关导通，信号DB控制的开关断开时，偏置电流Ib从节点Va流出发送器， 从节点\流回发送器，使节点Va电位高于Vb ；反之，当信号D控制的开关断开，信号DB控制的开关导通时，偏置电流Ib从节点Vb流出发送器，从节点Va流回发送器，使节点Vb电位高于L为了减小电磁干扰(Electro-Magnetic Interference, EMI)，低压差分信号技术要求输出差分信号的共模电平必须稳定在一定范围之内。而在图2所示的结构中，发送器输出节点Va和发送器输出节点Vb的共模电平是不确定的，所以必须添加共模反馈电路 (common-mode feedback, CMFB)。一种公知的带共模反馈技术的LVDS发送器电路实现方法如图3所示，该电路具有以下几个缺点1)共模反馈电路需要使用2个等值电阻Ra和Rb来检测发送器输出节点Va和Vb 输出信号的共模电平，这样就在节点Va和Vb之间提供了一个直流通路，使偏置电流Ib不仅要流过接收器终端电阻I^t以产生差分电压信号，还需额外消耗部分电流在民和Rb通路上， 增大了电路的功耗。而且为了使源端信号反射最小，源端输出电阻需要匹配传输线特征阻抗，导致共模电平检测电路中民和Rb流过的电流几乎等于终端电阻艮流过的电流，大大增加了功耗。2)在共模反馈电路产生输出差分信号的最初时间内，共模反馈电路需要一定的响应时间使输出差分信号的共模电平稳定在期望值Vcvrf,而在此时间内，输出差分信号的共模电平不稳定。3)当前低压差分信号技术的最大数据传输速率已达到600Mbps以上，高速的差分输出信号要求共模反馈电路带宽较高，而这样的反馈电路通常需要消耗较大的静态电流。
发明内容
本发明的目的在于提供一种低压差分信号发送器，其不需要共模反馈电路而确定差分输出信号的共模电平，节省了电路的面积和功耗。为实现本发明目的而提供的一种低压差分信号发送器，包括镜像模块和输出模块；所述镜像模块，用于接收第一基准电压信号并输出第一参考电压给所述输出模块，并根据所述第一基准电压信号产生第二基准电压信号后反馈回自身；所述输出模块，用于接收差分输入信号和来自所述镜像模块的第一参考电压，以差分输入信号为触发信号控制产生两种低压差分信号状态，并且在所述两种低压差分信号状态的每一种状态下，利用与镜像模块的电路镜像关系产生与第二基准电压信号电位值相等的第三基准电压信号作为差分输出信号的单端信号的峰值电位。较优地，所述镜像模块包括镜像电流单元，辅助电路单元和镜像电路单元；所述镜像电流单元用于输出电流给所述镜像电路单元；所述辅助电路单元用于接收来自第一外部源的第一基准电压信号并输出第一参考电压给所述镜像电路单元和所述输出模块；镜像电路单元用于输出第二基准电压信号给所述辅助电路单元。较优地，所述第一基准电压信号为不随集成电路制造工艺、温度和电源电压的变化而改变的基准电压信号。较优地，所述输出模块包括差分信号控制模块，镜像电路单元并联模块和镜像电流单元并联模块；所述差分信号控制模块用于接收来自第二外部源的差分输入信号和来自所述镜像模块的第一参考电压，并以差分输入信号为触发信号产生两种状态；其中，一种状态为所述镜像电路单元并联模块输出的电流从差分输出端口的Va端流出，经过负载电阻后从差分输出端口的Vb端流回至所述镜像电流单元并联模块；另一种状态为所述镜像电路单元并联模块输出的电流从差分输出端口的\端流出，经过负载电阻后从差分输出端口的Va端流回至所述镜像电流单元并联模块；所述镜像电流单元并联模块，为多路与所述镜像模块中所述镜像电流单元结构一致的电流单元的并联模块，用于在所述差分信号控制模块触发的每一种状态下，使所述镜像电路单元并联模块输出的电流与所述镜像模块中镜像电路单元输出的电流成镜像比例关系；所述镜像电路单元并联模块用于在所述差分信号控制模块输出的差分控制信号作用下产生两种状态；其中一种状态为所述镜像电路单元并联模块输出的电流从差分输出端口的Va端流出；另一种状态为所述镜像电路单元并联模块输出的电流从差分输出端口的 Vb端流出；并利用所述镜像比例关系产生与第二基准电压信号电位值相等的第三基准电压信号作为差分输出信号的单端信号的峰值电位。较优地，在所述两种低压差分信号状态的每一种状态下，所述镜像电路单元并联模块的m路镜像电路单元所有节点的电位与所述镜像模块中的所述镜像电路单元的所有对应节点的电位相等；并且所述镜像电流单元并联模块输出的电流与所述镜像模块中镜像CN 102457455 A说明书3/13 页
电流单元输出的电流的镜像比例系数为m ；其中，m为大于等于10的正整数。本发明的有益效果是本发明的低压差分信号发送器，接收第一基准电压并利用电路镜像关系产生第三基准电压作为差分输出信号之单端信号的峰值电位，利用电流源控制差分输出信号之单端信号的电压峰峰值摆幅，这样就可以不需要共模反馈电路而确定差分输出信号的共模电平而产生稳定的低压差分信号(LVDS)。本发明不需要在差分输出节点之间连接两个等值电阻以检测输出信号的共模电平，这样偏置电流全部流过负载电阻以产生差分输出信号，节省了面积和功耗；本发明由于采用开环工作，相对于采用共模反馈的电路结构输出信号的共模电平能够更快的稳定；在实际的低压差分信号(LVDS)发送器应用时，通常需要多路低压差分信号同时输出，这时本发明中的镜像模块可以被多路输出驱动模块共用，进一步节省面积和功耗。
此处所说明的附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中图1为基本的低压差分信号传输连接；图2为现有技术的低压差分信号发送器结构示意图；图3为现有技术的带共模反馈的低压差分信号发送器电路结构示意图；图4为本发明实施例一中低压差分信号发送器的结构示意图；图5为本发明实施例一中低压差分信号发送器产生的LVDS输出差分信号波形图；图6为本发明实施例一中低压差分信号发送器的电路结构示意图；图7为本发明实施例二中低压差分信号发送器的电路结构示意图；图8为本发明实施例三中低压差分信号发送器的电路结构示意图。
具体实施例方式为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明的低压差分信号发送器进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。如图4所示，为本发明实施例低压差分信号发送器的结构示意图。所述低压差分信号(LVDQ发送器包括镜像模块1和输出模块2。镜像模块1，用于接收第一外部源的第一基准电压信号并输出第一参考电压给输出模块2，并根据所述第一基准电压信号产生第二基准电压信号后反馈回自身。输出模块2，用于接收来自第二外部源的差分输入信号和来自镜像模块1的第一参考电压，以差分输入信号为触发信号控制产生两种低压差分信号状态，并且在所述两种低压差分信号状态的每一种状态下，利用与镜像模块的电路镜像关系产生与第二基准电压电位值相等的第三基准电压作为差分输出信号之单端信号的峰值电位。镜像模块1包括镜像电流单元12，辅助电路单元13和镜像电路单元11。镜像电流单元12用于输出电流给镜像电路单元11。
辅助电路单元13用于接收来自第一外部源的第一基准电压信号并输出第一参考电压给镜像电路单元11和输出模块2。镜像电路单元11用于输出第二基准电压信号给辅助电路单元13。较佳地，其中第一外部源提供的第一基准电压信号为不随集成电路制造工艺、温度和电源电压的变化而改变的基准电压信号。输出模块2包括差分信号控制模块21，镜像电路单元并联模块22和镜像电流单元并联模块23。差分信号控制模块21用于接收来自第二外部源的差分输入信号和来自镜像模块 1的第一参考电压，并以差分输入信号为触发信号产生两种状态。其中，一种状态为镜像电路单元并联模块22输出的电流从差分输出端口的^端流出，经过负载电阻(未示出)后从差分输出端口的Vb端流回至镜像电流单元并联模块23;另一种状态为镜像电路单元并联模块22输出的电流从差分输出端口的Vb端流出，经过负载电阻(未示出)后从差分输出端口的Va端流回至镜像电流单元并联模块23。镜像电流单元并联模块23，为多路与镜像模块1中镜像电流单元12结构一致的电流单元的并联模块，用于在差分信号控制模块21触发的每一种状态下，镜像电路单元并联模块22输出的电流与镜像模块1中镜像电路单元11输出的电流成镜像比例关系。镜像电路单元并联模块22，用于在差分信号控制模块21输出的差分控制信号作用下产生两种状态。其中一种状态为镜像电路单元并联模块22输出的电流从差分输出端口的Va端流出；另一种状态为镜像电路单元并联模块22输出的电流从差分输出端口的Vb 端流出；并利用所述镜像比例关系产生与第二基准电压信号电位值相等的第三基准电压信号作为差分输出信号的单端信号的峰值电位。较佳地，在低压差分信号状态的每一种状态下，镜像电路单元并联模块22中的m 路镜像电路单元所有节点的电位与所述镜像模块1中的所述镜像电路单元11的所有对应节点的电位相等；并且所述镜像电流单元并联模块23输出的电流与所述镜像模块1中镜像电流单元12输出的电流的镜像比例系数为m ；m为比例系数，较佳地，为了节省镜像模块1消耗的电流，m为大于或等于10的正整数。本实施例利用电路镜像关系产生一个不随集成电路制造工艺、温度和电源电压的变化而改变的基准电压作为差分输出信号之单端信号的峰值电位，利用电流源控制差分输出信号之单端信号的电压峰峰值摆幅。该实施例结构产生的LVDS输出差分信号波形图如图5所示。下面以金属氧化物半导体场效应晶体管(metal-oxide-semiconductor field effect transistor，MOS晶体管)实现为例说明本发明的低压差分信号发送器。实施例一作为一种可实施方式，实施例一的一种低压差分信号发送器的具体电路，其电路结构示意图如图6所示。所述低压差分信号发送器包括镜像模块1和输出模块2。镜像模块1包括镜像电流单元12、辅助电路和镜像电路单元11。NMOS晶体管M5与电阻R1串联构成镜像电路单元11。在镜像模块1 中，NMOS (N-type Mental-Oxide-Semiconductor)晶体管 M5 的沟道宽长比为W/L ；电阻R1的阻值为Rup。镜像电流单元12为一个镜像电流源，镜像电流单元12偏置的电流大小为Iref。电阻队的一端与M5的源极相连，电阻队的另一端接镜像电流单元12的输出，晶体管M5的漏极接电源电压VCC，晶体管M5的栅极接第一参考电压Vh ref，电阻R1与镜像电流单元12相连的一端输出第二基准电压信号Vfb。在镜像模块1中，辅助电路单元13为一运算放大器Amp，运算放大器Amp的正相输
入端接收第一基准电压信号V&，反相输入端接收第二基准电压信号Vfb，并输出第一参考电
压 Vh—refo较佳地，第一基准电压信号由外部源(比如带隙基准)产生，其电压值不随集成电路制造工艺、环境温度和电源电压的变化而改变。第一基准电压信号Vref经过镜像模块1中的辅助电路单元13，镜像电路单元11和镜像电流单元12构成的反馈使第二基准电压信号Vfb与第一基准电压信号Vref的电位相等，这样第二基准电压信号Vfb的电位值也不随集成电路制造工艺、环境温度和电源电压的变化而改变。输出模块2包括镜像电路单元并联模块22、镜像电流单元并联模块23和差分信号控制模块21。镜像电路单元并联模块22包括NMOS晶体管M1,电阻Ra，NMOS晶体管M2,电阻Rb， 其中，NMOS晶体管M1与电阻Ra串联，NMOS晶体管M2与电阻Rb串联。其中，电阻Ra的一端与晶体管Ml的源极相连，电阻Ra的另一端连接LVDS发送器外部电路输出Va。晶体管M1的漏极接电源电压VCC，晶体管M1的栅极接差分输入控制信号 V ·
“ga ‘电阻Rb的一端与晶体管M2的源极相连，电阻Rb的另一端连接LVDS发送器外部电路输出\。晶体管M2的漏极接电源电压VCC，晶体管M2的栅极接差分输入控制信号Vgb。 晶体管Ml和M2的沟道宽长比均为(W/L) X (k/2)(其中k为比例系数)，电阻Ra和电阻 Rb的阻值为Rup/(k/2)。这样，晶体管M1与Ra的串联或者M2与Rb串联等效于(k/2)个M5 与R1串联支路的并联。镜像电流单元并联模块23为一个镜像电流源，其偏置电流值Ib = IrefX (k/2)，等效于(k/2)个镜像电流单元的并联，其中，k为正偶数。这样，所述镜像电路单元并联模块22输出的电流与所述镜像模块1中镜像电路单元11输出的电流成镜像比例关系，利用所述镜像比例关系产生与第二基准电压信号电位值相等的第三基准电压信号作为差分输出信号的单端信号的峰值电位。所述差分信号控制模块21，包括一缓冲器buffer，NMOS晶体管M3和M4,受外部差分输入信号控制的信号D控制开关和信号DB控制开关。在差分信号控制模块21中，D和DB为一对来自外部源的差分输入信号，即信号D 控制的开关闭合时，信号DB控制的开关断开；信号D控制的开关断开时，信号DB控制的开关闭合。由于产生LVDS输出信号时，晶体管Ml或者M2需要输出较大的电流，其栅极寄生电容较大，而当镜像电路单元并联模块22在差分输入信号的触发作用下于两种状态之间切换时，晶体管M1或者M2的栅极Vga或者Vgb电位需要在较短的时间内与第二参考电压Vh 相等，所以，所述差分信号控制模块21包括一缓冲器buffer，所述缓冲器buffer接收第一
10参考电压\ %并输出第二参考电压Vh。较佳地，所述缓冲器buffer的输出第二参考电压Vh与输入的第一参考电压Vh 的直流电平相等，并且缓冲器buffer在输出端具有较强的电流输出能力。第二参考电压Vh与Vga之间通过信号DB控制的开关连接，第二参考电压Vh与Vgb 之间通过信号D控制的开关连接。较佳地，差分输入控制信号Vga还通过信号D控制的开关连接V1，差分输入控制信号Vgb还通过信号DB控制的开关连接VpV1为一个输出电压值较低的电压源(V1可以使用VSS (接地电压)替代)，其作用是保证Vga或者Vgb与V1电位相等时，NMOS晶体管Ml、M2、M3和M4关闭。差分信号控制模块21还包括NMOS晶体管M3和M4。其中，晶体管M3的漏极与LVDS 发送器输出Va相连，晶体管M3的源极与镜像电流单元并联模块23的输出相连，晶体管M3的栅极与Vgb相连；晶体管M4的漏极与LVDS发送器输出Vb相连，晶体管M4的源极与镜像电流单元并联模块23的输出相连，晶体管M4的栅极与差分输入控制信号Vga相连。下面详细说明实施例一的低压差分信号发送器电路具体工作过程如下镜像电路单元11的MOS晶体管M5漏源极之间流过的电流和端点电压之间的关系如下
权利要求
1.一种低压差分信号发送器，其特征在于，包括镜像模块和输出模块；所述镜像模块，用于接收第一基准电压信号并输出第一参考电压给所述输出模块，并根据所述第一基准电压信号产生第二基准电压信号后反馈回自身；所述输出模块，用于接收差分输入信号和来自所述镜像模块的第一参考电压，以差分输入信号为触发信号控制产生两种低压差分信号状态，并且在所述两种低压差分信号状态的每一种状态下，利用与镜像模块的电路镜像关系产生与第二基准电压信号电位值相等的第三基准电压信号作为差分输出信号的单端信号的峰值电位。
2.根据权利要求1所述的低压差分信号发送器，其特征在于，所述镜像模块包括镜像电流单元，辅助电路单元和镜像电路单元；所述镜像电流单元用于输出电流给所述镜像电路单元；所述辅助电路单元用于接收来自第一外部源的第一基准电压信号并输出第一参考电压给所述镜像电路单元和所述输出模块；镜像电路单元用于输出第二基准电压信号给所述辅助电路单元。
3.根据权利要求2所述的低压差分信号发送器，其特征在于，所述第一基准电压信号为不随集成电路制造工艺、温度和电源电压的变化而改变的基准电压信号。
4.根据权利要求2或3所述的低压差分信号发送器，其特征在于，所述输出模块包括差分信号控制模块，镜像电路单元并联模块和镜像电流单元并联模块；所述差分信号控制模块用于接收来自第二外部源的差分输入信号和来自所述镜像模块的第一参考电压，并以差分输入信号为触发信号产生两种状态；其中，一种状态为所述镜像电路单元并联模块输出的电流从差分输出端口的Va端流出，经过负载电阻后从差分输出端口的Vb端流回至所述镜像电流单元并联模块；另一种状态为所述镜像电路单元并联模块输出的电流从差分输出端口的\端流出，经过负载电阻后从差分输出端口的Va端流回至所述镜像电流单元并联模块；所述镜像电流单元并联模块，为多路与所述镜像模块中所述镜像电流单元结构一致的电流单元的并联模块，用于在所述差分信号控制模块触发的每一种状态下，使所述镜像电路单元并联模块输出的电流与所述镜像模块中镜像电路单元输出的电流成镜像比例关系；所述镜像电路单元并联模块用于在所述差分信号控制模块输出的差分控制信号作用下产生两种状态；其中一种状态为所述镜像电路单元并联模块输出的电流从差分输出端口的1端流出；另一种状态为所述镜像电路单元并联模块输出的电流从差分输出端口的Vb端流出；并利用所述镜像比例关系产生与第二基准电压信号电位值相等的第三基准电压信号作为差分输出信号的单端信号的峰值电位。
5.根据权利要求4所述的低压差分信号发送器，其特征在于，在所述两种低压差分信号状态的每一种状态下，所述镜像电路单元并联模块的m路镜像电路单元所有节点的电位与所述镜像模块中的所述镜像电路单元的所有对应节点的电位相等；并且所述镜像电流单元并联模块输出的电流与所述镜像模块中镜像电流单元输出的电流的镜像比例系数为m ；其中，m为正整数。
6.根据权利要求1所述的低压差分信号发送器，其特征在于，所述镜像模块包括镜像电路单元、镜像电流单元和辅助电路单元；所述镜像电路单元由NMOS晶体管M5与电阻队串联构成；所述镜像电流单元为一个镜像电流源；所述辅助电路单元为一运算放大器Amp ；电阻札的一端与M5的源极相连，电阻R1的另一端接所述镜像电流单元的输出，晶体管 M5的漏极接电源电压VCC，晶体管M5的栅极接第一参考电压Vh ref，电阻R1与所述镜像电流单元相连的一端输出第二基准电压信号Vfb ；所述运算放大器Amp的正相输入端接收第一基准电压信号Vref，反相输入端接收第二基准电压信号Vfb，并输出第一参考电压Vh &。
7.根据权利要求6所述的低压差分信号发送器，其特征在于，所述第一基准电压信号 Vref由外部源带隙基准产生，其电压值不随集成电路制造工艺、环境温度和电源电压的变化而改变；第一基准电压信号Vref经过镜像模块中的辅助电路单元，镜像电路单元和镜像电流单元构成的反馈使第二基准电压信号Vfb与第一基准电压信号Vref相等。
8.根据权利要求1或6或7所述的低压差分信号发送器，其特征在于，所述输出模块包括镜像电路单元并联模块、镜像电流单元并联模块和差分信号控制模块；所述镜像电路单元并联模块包括NMOS晶体管M1,电阻Ra，NMOS晶体管M2,电阻Rb ；其中，NMOS晶体管M1与电阻Ra串联，NMOS晶体管M2与电阻Rb串联；电阻Ra的一端与晶体管 M1的源极相连，电阻Ra的另一端连接LVDS发送器外部电路输出Va。晶体管M1的漏极接电源电压VCC，晶体管M1的栅极接差分输入控制信号Vga ；电阻Rb的一端与晶体管M2的源极相连，电阻Rb的另一端连接LVDS发送器外部电路输出Vb ；晶体管M2的漏极接电源电压VCC， 晶体管M2的栅极接差分输入控制信号Vgb ；所述镜像电流单元并联模块为一个镜像电流源；所述差分信号控制模块，包括一缓冲器buffer，NMOS晶体管M3和M4,受外部差分输入信号控制的信号D控制开关和信号DB控制开关；信号D控制的开关闭合时，信号DB控制的开关断开；信号D控制的开关断开时，信号DB 控制的开关闭合；所述缓冲器buffer接收第一参考电压Vh %并输出第二参考电压Vh ；所述第二参考电压Vh与Vga之间通过信号DB控制的开关连接，第二参考电压Vh与Vgb之间通过信号D控制的开关连接；晶体管M3的漏极与LVDS发送器输出Va相连，晶体管M3的源极与镜像电流单元并联模块的输出相连，晶体管M3的栅极与Vgb相连；晶体管M4的漏极与LVDS发送器输出Vb相连， 晶体管M4的源极与镜像电流单元并联模块的输出相连，晶体管M4的栅极与差分输入控制信号Vga相连。
9.根据权利要求8所述的低压差分信号发送器，其特征在于，所述差分输入控制信号 Vga还通过信号D控制的开关连接V1,差分输入控制信号Vgb还通过信号DB控制的开关连接 V1;其中，V1为一个输出电压值较低的电压源。
10.根据权利要求1所述的低压差分信号发送器，其特征在于，所述镜像模块包括镜像电流单元、辅助电路单元和镜像电路单元；所述镜像电路单元由PMOS晶体管M5与电阻队串联构成；所述镜像电流单元为一个镜像电流源；所述辅助电路单元为运算放大器Amp ；所述镜像电路单元中，电阻R1的一端与晶体管M5的源极相连，电阻R1的另一端接镜像电流单元的输出，晶体管M5的漏极接地电位VSS，M5的栅极接第一参考电压V1 ，电阻R1与镜像电流单元相连的一端输出第二基准电压信号Vfb ；所述辅助电路单元中，运算放大器Amp的正相输入端接收第一基准电压信号V&，反相输入端接收第二基准电压信号Vfb，并输出第一参考电压V1 Mf。
11.根据权利要求10所述的低压差分信号发送器，其特征在于，所述第一基准电压信号Vref由外部源带隙基准产生，其电压值不随集成电路制造工艺、环境温度和电源电压的变化而改变；第一基准电压信号Vref经过镜像模块中的辅助电路单元，镜像电路单元和镜像电流单元构成的反馈使第二基准电压信号Vfb与第一基准电压信号Vref相等。
12.根据权利要求1或10或11所述的低压差分信号发送器，其特征在于，所述输出模块包括镜像电路单元并联模块、镜像电流单元并联模块和差分信号控制模块；所述镜像电路单元并联模块包括PMOS晶体管M1,电阻Ra，PMOS晶体管M2,电阻Rb ；其中，PMOS晶体管M1与电阻Ra串联，PMOS晶体管M2与电阻Rb串联；电阻Ra的一端与晶体管 M1的源极相连，电阻Ra的另一端连接LVDS发送器外部电路输出Va ；晶体管M1的漏极接电源电压VCC，晶体管M1的栅极接差分输入控制信号Vga ；电阻Rb的一端与晶体管M2的源极相连，电阻Rb的另一端连接LVDS发送器外部电路输出Vb。晶体管M2的漏极接电源电压VCC， 晶体管M2的栅极接差分输入控制信号Vgb ；所述镜像电流单元并联模块为一个镜像电流源；所述差分信号控制模块，包括一缓冲器buffer，PMOS晶体管M3和M4,受外部差分输入信号控制的信号D控制开关和信号DB控制开关；信号D控制的开关闭合时，信号DB控制的开关断开；信号D控制的开关断开时，信号DB 控制的开关闭合；所述缓冲器buffer接收第一参考电压Vh %并输出第二参考电压Vh ；所述第二参考电压Vh与Vga之间通过信号DB控制的开关连接，第二参考电压Vh与Vgb之间通过信号D控制的开关连接；晶体管M3的漏极与LVDS发送器输出Va相连，晶体管M3的源极与镜像电流单元并联模块的输出相连，晶体管M3的栅极与Vgb相连；晶体管M4的漏极与LVDS发送器输出Vb相连， 晶体管M4的源极与镜像电流单元并联模块的输出相连，晶体管M4的栅极与差分输入控制信号Vga相连。
13.根据权利要求12所述的低压差分信号发送器，其特征在于，所述差分输入控制信号Vga还通过信号D控制的开关连接V1,差分输入控制信号Vgb还通过信号DB控制的开关连接V1;其中，V1为一个输出电压值较低的电压源。
14.根据权利要求1所述的低压差分信号发送器，其特征在于，所述镜像模块包括镜像电流单元、辅助电路单元和镜像电路单元；所述镜像电路单元同由NMOS晶体管M6与PMOS晶体管M5串联构成；所述镜像电流单元为一个镜像电流源；所述辅助电路单元为运算放大器Amp ；所述镜像电路单元中，晶体管M6的漏极接电源电压VCC，晶体管M6的栅极接第一参考电压Vh—&，晶体管M6的源极与晶体管M5的源极相连，晶体管M5的漏极接镜像电流单元的输出并输出第二基准电压信号Vfb，晶体管M5的栅极接外部源V1 ；所述辅助电路单元中，运算放大器Amp的正相输入端接收第一基准电压信号V&，反相输入端接收第二基准电压信号Vfb，并输出第一参考电压Vh Mf。
15.根据权利要求14所述的低压差分信号发送器，其特征在于，所述第一基准电压信号Vref由外部源带隙基准产生，其电压值不随集成电路制造工艺、环境温度和电源电压的变化而改变；第一基准电压信号Vref经过镜像模块中的辅助电路单元，镜像电路单元和镜像电流单元构成的反馈使第二基准电压信号Vfb与第一基准电压信号Vref相等。
16.根据权利要求1或14或15所述的低压差分信号发送器，其特征在于，所述所述输出模块包括镜像电路单元并联模块、镜像电流单元并联模块和差分信号控制模块；所述镜像电路单元并联模块包括NMOS晶体管M7, PMOS晶体管M1和M2 ；其中，NMOS晶体管M7的漏极连接电源电压VCC，晶体管M7的栅极连接第一参考电压Vh—&，晶体管M7的源极同时与PMOS晶体管M1和M2的源极相连，晶体管M1的漏极连接LVDS输出端Va，晶体管M1 的栅极连接差分输入控制信号Vga，晶体管M2的漏极连接LVDS输出端\，晶体管M2的栅极连接差分输入控制信号Vgb ；所述镜像电流单元并联模块为一个镜像电流源；所述差分信号控制模块包括预驱动器和NMOS晶体管M3、M4,受外部差分输入信号控制的信号D控制开关和信号DB控制开关；信号D控制的开关闭合时，信号DB控制的开关断开；信号D控制的开关断开时，信号DB 控制的开关闭合；其中，所述预驱动器接收来自外部源的差分输入信号D和DB并触发产生差分输入控制信号Vga和Vgb;晶体管M3的漏极与LVDS输出Va相连，晶体管M3的源极与镜像电流单元并联模块的输出相连，晶体管M3的栅极与Vga相连；晶体管M4的漏极与LVDS输出Vb相连，晶体管M4的源极与镜像电流单元并联模块的输出相连，晶体管M4的栅极与Vgb相连。
全文摘要
本发明公开一种低压差分信号发送器，包括镜像模块和输出模块；所述镜像模块，用于接收第一基准电压信号并输出第一参考电压给所述输出模块，并根据所述第一基准电压信号产生第二基准电压信号后反馈回自身；所述输出模块，用于接收差分输入信号和来自所述镜像模块的第一参考电压，以差分输入信号为触发信号控制产生两种低压差分信号状态，并且在所述两种低压差分信号状态的每一种状态下，利用与镜像模块的电路镜像关系产生与第二基准电压信号电位值相等的第三基准电压信号作为差分输出信号之单端信号的峰值电位。其不需要共模反馈电路而确定差分输出信号的共模电平，节省了电路的面积和功耗。
文档编号H04L25/03GK102457455SQ20101051952
公开日2012年5月16日 申请日期2010年10月26日 优先权日2010年10月26日
发明者丁然, 倪陈志, 王洪魁 申请人:珠海全志科技股份有限公司