固态成像装置、驱动方法以及电子设备与流程

本发明公开涉及一种固态成像装置、驱动方法以及电子设备，并且特别的涉及一种允许图像传感器获得自然且漂亮的图像的固态成像装置、驱动方法以及电子设备。

背景技术：
近年来，CMOS图像传感器已广泛用作成像装置。另外，也已经建议将CMOS图像传感器改进为更适合于高速成像。例如，已经建议一种CMOS图像传感器，其使用升/降（up/down）计数器来获得高帧频以及高分辨率而不增加它的电路尺寸（参见日本专利申请特许公开（Laid-open）号2008-103647以及2005-278135）。在这种CMOS图像传感器中，升/降计数器第一次执行降计数操作并且第二次执行升计数操作，从而自动执行减法处理（第二次的比较时段-第一次的比较时段）。接着，当参考电压变为等于列信号线的信号电压时，反向比较器的输出极性。通过极性反向，升/降计数器停止它们的计数操作。结果，升/降计数器保持对应于减法处理（第二次的比较时段-第一次的比较时段）的结果的计数值。通过两次读操作和升/降计数器的减法处理，除了包括每个单元像素的波动的复位（reset）分量之外，还消除每个ADC的偏移分量。因此，可仅提取对应于每个单元像素的入射光量的信号分量。这种消除包括每个像素单元的波动的复位分量的处理也被称为CDS（相关双采样（CorrelatedDoubleSampling））处理。升/降计数器执行降计数操作的时段被称作P相（phase）（复位相）时段，并且升/降计数器执行升计数操作的时段被称为D相（phase）（数据相）时段。然而，在CMOS图像传感器被高亮度光（例如太阳光）照射的情况下，由光电二极管光电转换的电荷可泄露至浮动扩散（floatingdiffusion）。在这种情况中，很难精确地计数像素的复位分量。因此，升/降计数器在P相时段中完全计数时钟信号（例如，降计数至极限（limit））。接着，由于P相时段中的时钟信号的计数值与D相时段中的时钟信号的计数值之间的差异变小，表示像素信号的输出值也变小。结果，要被显示为例如白色（亮色）的像素被显示为黑色的现象发生。这种现象也被称为变黑（blackening）现象。为了阻止变黑现象，过去已采取一些措施。根据一种措施，监视P相时段中的时钟信号的计数值，以对可能发生变黑现象的像素设置标记，并且像素的D相时段中的时钟信号的计数值被统一（uniformly）校正为最大值。

技术实现要素：
然而，，变黑现象可能不是由于太阳光而发生。例如，可能由于电路的高增益等导致的突发（burst）噪声而发生变黑现象。可在例如像素阵列的光学黑区域中导致突发噪声。根据已知技术，也关于在光学黑区域中发生的变黑现象校正像素信号的输出值。光学黑区域是产生用于检测黑像素信号的电平的参考信号的原始区域。因此，如果关于这些区域中的像素将D相时段中的计数值统一校正到最大值，则整个图像的颜色可能不被正常显示。考虑到以上情形做出本公开，并因此期望允许图像传感器获得自然且漂亮的图像。根据本公开的实施例，提供一种固态成像装置，包括像素阵列、像素信号产生部分以及控制部分。所述像素阵列中布置多个像素。每个像素具有电荷保持部分，所述电荷保持部分被构造为保持对应于通过光电转换部分获得的电荷的电压。像素信号产生部分构造为通过计算信号电平和复位电平之间的差来产生像素信号，所述信号电平表示由所述电荷保持部分保持的电压，以便对应于通过所述像素的光电转换部分获得的电荷，所述复位电平表示复位状态中所述电荷保持部分的电压。控制部分构造为控制所述像素信号产生部分。所述像素信号产生部分包括比较器和计数器。比较器构造为将所述电荷保持部分的电压与参考电压比较。计数器构造为根据从所述比较器输出的比较结果计数时钟。在从所述控制部分提供使能信号的情况中，当所述计数器在检测所述复位电平的P相时段中的计数值是极限值时，将所述计数器在检测所述信号电平的D相时段中的计数值设置为极限值，而不论所述比较器的输出。所述像素阵列可以二维矩阵形式布置所述多个像素。可针对所述像素阵列的像素的每个列提供所述像素信号产生部分。对应于所述像素阵列的列中的预定列提供的像素信号产生部分的计数器可被构造为根据所述比较器在所述D相时段中的输出计数所述时钟，而不论是否从所述控制部分提供了所述使能信号。所述像素阵列的预定列的像素可以是光学黑区域像素。所述像素阵列可以二维矩阵形式布置所述多个像素。可以针对所述像素阵列的像素的每个列提供所述像素信号产生部分。当所述像素信号产生部分构造为产生关于预定行的像素的像素信号时，所述控制部分可被构造为输出所述使能信号。所述预定行的像素可以是非光学黑区域的像素。可以通过从所述控制部分提供所述使能信号校正变黑现象，所述变黑现象在所述光电转换部分光电转换的电荷泄露到所述电荷保持部分时发生。根据本公开的另一实施例，提供一种驱动方法。所述驱动方法包括：在像素阵列中布置多个像素，每个像素具有构造为保持对应于由光电换部分获得的电荷的电压的电荷保持部分；通过像素信号产生部分，通过计算信号电平和复位电平之间的差产生像素信号，所述信号电平表示由所述电荷保持部分保持的电压，以便对应于由所述像素的光电转换部分获得的电荷，所述复位电平表示复位状态中所述电荷保持部分的电压；以及通过控制部分，控制所述像素信号产生部分。所述像素信号产生部分包括比较器和计数器。比较器构造为将所述电荷保持部分的电压与参考电压比较。计数器，其构造为根据从所述比较器输出的比较结果计数时钟。在从所述控制部分提供使能信号的情况中，当所述计数器在检测所述复位电平的P相时段中的计数值是极限值时，将所述计数器在检测所述信号电平的D相时段中的计数值设置为极限值，而不论所述比较器的输出。根据本发明的再一实施例，提供一种包括固态成像装置的电子设备。固态成像装置包括像素阵列、像素信号产生部分以及控制部分。所述像素阵列中布置多个像素。每个像素具有电荷保持部分，所述电荷保持部分被构造为保持对应于通过光电转换部分获得的电荷的电压。像素信号产生部分构造为通过计算信号电平和复位电平之间的差来产生像素信号，所述信号电平表示由所述电荷保持部分保持的电压，以便对应于通过所述像素的光电转换部分获得的电荷，所述复位电平表示复位状态中所述电荷保持部分的电压。控制部分构造为控制所述像素信号产生部分。所述像素信号产生部分包括比较器和计数器。比较器构造为将所述电荷保持部分的电压与参考电压比较。计数器构造为根据从所述比较器输出的比较结果计数时钟。在从所述控制部分提供使能信号的情况中，当所述计数器在检测所述复位电平的P相时段中的计数值是极限值时，将所述计数器在检测所述信号电平的D相时段中的计数值设置为极限值，而不论所述比较器的输出。在本公开的实施例中，通过计算信号电平和复位电平之间的差来产生像素信号，所述信号电平表示由所述电荷保持部分保持的电压，以便对应于通过所述像素的光电转换部分获得的电荷，所述复位电平表示复位状态中所述电荷保持部分的电压。此外，根据从构造为将电荷保持部分的电压与参考电压比较的比较器输出的比较结果计数时钟。此外，在提供使能信号的情况中，当检测所述复位电平的P相时段中的计数值是极限值时，将检测所述信号电平的D相时段中的计数值设置为极限值，而不论所述比较器的输出。根据本公开的实施例，可允许图像传感器获得自然且漂亮的图像。根据本公开的最佳实施例（如附图中所示）的以下详细说明，本公开的这些和其它目的、特征以及优点将变得更加清楚。附图说明图1是示出应用本公开的实施例的固态成像装置的构造例子的框图；图2是解释图1中所示的像素阵列11的区域的图；图3是解释变黑现象未发生的情况下的CDS处理的图；图4是解释变黑现象发生的情况下的CDS处理的图；图5是示出升/降计数器13的内部构造例子的电路图；图6是示出产生输入到比较器-输出闩锁（latch）电路的信号的电路构造例子的图；图7是解释各种信号之间的关系的定时（timing）图；图8是解释在读对应于有效部分的行的像素的时段中、信号波形的定时图；图9是解释在读对应于光学黑区域的行的像素的时段中、信号波形的定时图；图10是示出对应于HOB区域的升/降计数器的内部构造的例子的电路图；图11是解释是否将根据本公开的实施例的变黑校正处理应用到像素阵列的各个区域的图；以及图12是示出作为应用本公开的实施例的电子设备的成像设备的构造例子的框图。具体实施方式此后，本公开的实施例将参考附图进行描述。图1是示出应用本公开的实施例的固态成像装置的构造例子的框图。图1中所示的固态成像装置10被构造为例如CMOS图像传感器。图1中所示的CMOS图像传感器10具有像素阵列11，比较器12-1至12-n，升/降计数器（表示为计数器）13-1至13-n，以及闩锁电路（表示为闩锁）14-1至14-n。另外，CMOS图像传感器10具有垂直扫描电路21、定时控制电路22、水平扫描电路23以及信号处理部分24。像素阵列11具有以二维矩阵形式布置的多个像素。布置在像素阵列11中的每个像素接收光并且执行光电转换，从而输出对应于所接收的光的量的电压值。对应于布置在矩阵形式的像素阵列11中的像素的列，提供垂直信号线。对应于垂直信号线提供比较器12-1至12-n、升/降计数器13-1至13-n以及闩锁电路14-1至14-n。注意，如果不是需要分别区别它们时，比较器12-1至12-n以下将被简称为比较器12。另外，如果不是需要分别区别它们时，升/降计数器13-1至13-n以及闩锁电路14-1至14-n将被分别简称为升/降计数器13以及闩锁电路14。比较器12将例如从像素阵列11的每个列的像素输出的电压值与参考电压（Vslop）比较。接着，当从像素输出的电压值和参考电压之间的大小关系反向时，比较器12输出预定信号。在规定的P相时段中，升/降计数器13降计数时钟信号（CLK）直至比较器12输出预定信号。另外，在规定的D相时段中，升/降计数器13升计数时钟信号，直至比较器12输出预定信号。升/降计数器13第一次执行降计数操作，第二次执行升计数操作，从而自动执行减法处理（第二次的比较时段-第一次的比较时段）。接着，闩锁电路14保持对应于减法处理结果的计数值（第二次的比较时段-第一次的比较时段）。通过两次读操作以及升/降计数器13的减法处理，除了包括每个单元像素的波动的复位分量之外，还消除每个ADC的偏移分量。因此，可仅提取对应于每个单元像素的入射光量的信号分量。这种消除包括每个单元像素的波动的复位分量的处理被称为CDS（相关双采样）处理。进而，升/降计数器13具有将在以下描述的变黑校正机构。变黑校正机构将在以下详细描述。闩锁电路14闩锁升/降计数器13的计数值。垂直扫描电路21由例如变化电阻器（shiftresistor）构成。垂直扫描电路21选择像素驱动线路（wiring）并且将像素驱动脉冲施加到所选择的像素驱动线路以每行地驱动像素。即，垂直扫描电路21在垂直方向上每行地顺序选择和扫描像素阵列11中布置的像素。水平扫描电路23由例如变化电阻器构成，并且顺序地输出水平扫描脉冲，由此依次选择各个闩锁电路14-1至14-n并且输出像素信号至信号处理部分24。信号处理部分24将预定处理施加到由各个闩锁电路14-1至14-n提供的像素信号以产生图像数据并输出所产生的图像数据。定时控制电路22输出驱动布置在像素阵列11中的各个像素的像素驱动脉冲，因此控制垂直扫描电路21和水平扫描电路23。另外，定时控制电路22产生时钟信号并且将所产生的时钟信号提供给升/降计数器13，同时将预定控制信号提供给升/降计数器13和闩锁电路14。此外，定时控制电路22具有变黑校正控制电路31。变黑校正控制电路31产生控制升/降计数器13的变黑校正机构的操作的控制信号。图2是解释图1中所示的像素阵列11的区域的图。如图2中所示，像素阵列11的光接收表面被划分为有效部分51、HOB部分52和VOB部分53。HOB部分52和VOB部分53被提供作为光学黑区域，并且HOB部分52和VOB部分53的像素通常是光遮蔽的。布置在HOB部分52和VOB部分53中的像素产生用于检测黑像素信号的电平的参考信号。例如，基于由HOB部分52和VOB部分53产生的参考信号，当需要时，校正从布置在有效部分（非光学黑部分）51中的像素获取的像素信号。接着，将描述变黑现象。在布置在像素阵列11中的像素被高亮度光（例如太阳光）照射的情况中，由光电二极管光电转换的电荷可泄露至浮动扩散。在这种情况中，很难精确地计数像素的复位分量，即使执行了CDS处理也是如此。因此，升/降计数器13在P相时段中完全计数时钟信号（例如，降计数至极限）。接着，由于P相时段中的时钟信号的计数值和D相时段中的时钟信号的计数值之间的差异变小，表示像素信号的输出值也变小。结果，要显示为例如白色（亮色）的像素显示为黑色的现象发生。这种现象也被称为变黑现象。图3是解释变黑现象未发生的情况中的CDS处理的图。图3示出沿着水平轴的时间和沿着垂直轴的电压值。在图3中，表示从像素输出的电压值的VSL通过实线指示，并且表示参考电压的斜坡（ramp）信号用虚线指示。如图3中所示，在P相时段以及D相时段中，斜坡信号从规定电平的初始值逐渐降低。如以上所描述的，升/降计数器13计数时钟信号（CLK）直至比较器12检测到斜坡信号和电压值VSL之间的大小关系的反向，并输出预定信号。相应的，在P相时段中，升/降计数器13在时刻PO触发计数并且在时刻PT（图3中虚线和实线彼此交叉处）结束计数。另外，在D相时段中，升/降计数器13在时刻DO触发计数并且在时刻DT（图3中虚线和实线彼此交叉处）结束计数。图4是解释变黑现象发生的情况中CDS处理的图。类似于图3，图4示出沿着水平轴的时间和沿着垂直轴的电压值。在图4中，表示从像素输出的电压值的VSL由实线指示，并且表示参考电压的斜坡信号由虚线指示。在图4的例子中，与图3的情况不同，在P相时段中，虚线和实线彼此不交叉。即，因为由于像素被高亮度光（诸如太阳光）照射而由光电二极管光电转换的电荷泄露至浮动扩散，所以大大超过像素的原始复位电平的电荷在浮动扩散中聚集。在这个情况下，升/降计数器13在P相时段中完全计数时钟信号（例如，将计数至极限）。即，在图4的例子的情况中，升/降计数器13在时刻PO触发计数并且在时刻PE结束计数。在图4的例子的情况中，因为P相时段中的时钟信号的计数值和D相时段中的时钟信号的计数值之间的差异变小，所以表示像素信号的输出值也变小。结果，要显示为例如白色（亮色）的像素被显示为黑色。为了阻止变黑现象，已采取一些措施。在CMOS图像传感器10中，监视P相时段中的时钟信号的计数值，以对可能发生变黑现象的像素设置标记，并且将像素的D相时段中的时钟信号的计数值统一校正为最大值。图5是示出升/降计数器13的内部构造例子以及解释以上所描述的变黑校正机构的电路图。如图5中所示，比较器-输出闩锁电路101和计数器电路102设置在升/降计数器13内部。比较器-输出闩锁电路101的输出SUNOUT与比较器12的输出VCO一起输入到或门103。而且，或门103的输出CNTEN与时钟信号CLK一起输入到与门104。此外，与门104的输出作为计数器电路102的时钟输入CLK_IN。比较器-输出闩锁电路101通过接收两个输入信号SUNLAT_IN和SUNRST_IN而操作。即，比较器-输出闩锁电路101在信号SUNLAT_IN被设置为“H（高）”时闩锁比较器12的输出VCO。此外，比较器-输出闩锁电路101在信号SUNRST_IN被设置为“H”时复位所闩锁的信号。图6是示出产生输入到比较器-输出闩锁电路101的信号SUNLAT_IN和SUNRST_IN的电路的构造例子的图。如图6中所示，三个输入信号SUNLAT、SUNRST和SUNEN被施加到电路。在图6所示的电路中，当输入信号SUNEN设置为“L（低）”时，将信号SUNLAT_IN设置为“L”并且将信号SUNRST_IN设置为“H”。此外，当输入信号SUNEN设置为“H”时，输入信号SUNLAT_IN和SUNRST_IN分别具有与输入信号SUNLAT和SUNRST相同的输出电平。输入信号SUNLAT作为例如与对应于P相时段中的结束时间的时钟同时输出的脉冲。输入信号SUNRST作为例如与对应于直接在P相时段开始之前的时间的时钟同时输出的脉冲。输入信号SUNEN作为例如如下脉冲，该脉冲通常设置为“H”，而仅当读对应于像素阵列11的VOB部分53的行的像素时设置为“L”。由定时控制电路22内部的变黑校正控制电路31产生所有输入信号SUNLAT、SUNRST和SUNEN。通过以上参考图5和6所描述的电路构造，比较器-输出闩锁电路101在P相时段的结束时间保持比较器12的输出。因此，基于比较器-输出闩锁电路101的输出，可以确定，在P相时段的结束时刻，斜坡信号和电压值VSL之间的大小关系是否已反向。例如，当在P相时段的结束时刻斜坡信号和电压值VSL之间的大小关系未反向时，比较器-输出闩锁电路101的输出SUNOUT被设置为“H”。即，比较器-输出闩锁电路101的输出SUNOUT可用作标记，其确定关于像素在P相时段中时钟信号是否已被完全计数。即，在具有图5中所示的构造的升/降计数器13中，当在P相时段中已完全计数时钟信号时，输出SUNOUT被设置为“H”。从而，在D相时段中，斜坡信号和电压值VSL之间的大小关系被反向，并且计数器电路102甚至在计数器12的输出VCO被设置为“L”之后也继续执行计数。因此，在D相时段中也完全计数时钟信号。然而，变黑现象可能不是由于阳光而发生。例如，可能由于电路的高增益等导致的突发噪声而发生变黑现象。可例如在像素阵列11的光学黑区域中导致突发噪声。根据现有技术，也关于发生在光学黑区域中的变黑现象校正像素信号的输出信号。光学黑区域是产生用于检测黑像素信号的电平的参考信号的原始区域。因此，如果关于该区域中的像素将D相时段中的计数值统一校正为最大值，则整个图像的色彩可能不被正常显示。考虑到这一点，本公开的实施例阻止变黑校正处理施加到光学黑区域。图7是用于解释输入信号SUNLAT、SUNRST、SUNEN、SUNLAT_IN以及SUNRST_IN之间的关系的定时图。在图7中，水平轴表示时间，并且在垂直方向上布置各个信号的波形。图7中最高侧上显示的信号XVS作为一个帧的开始时刻输出的脉冲。如以上所描述的，在图7中第二高侧上所示的信号SUNLAT作为例如与对应于P相时段的结束时刻的时钟同时输出的脉冲。如以上所描述的，在图7中的第三高侧上所示的信号SUNRST作为例如与对应于直接在P相时段开始之前的时刻的时钟同时输出的脉冲。输出信号SUNLAT和SUNRST的脉冲，以便与像素阵列11的每个行的水平扫描时段的开始时刻和结束时刻基本同步。如以上所描述的，图7中的第四高侧上所示的输入信号SUNEN作为例如如下脉冲，该脉冲通常设置为“H”，而仅当读对应于像素阵列11的VOB部分53的行的像素时设置为“L”。注意，输入信号SUNEN设置为“H”的时段对应于读对应于像素阵列11的有效部分51的行的像素的时段。图7中第五高侧上所示的信号SUNLAT_IN是由以上关于图6的所描述的电路产生的信号，并且输入到比较器-输出闩锁电路101。在图7的例子中，在输入信号SUNEN设置为“L”的时段（即，读对应于VOB部分53的行的像素的时段）中不形成信号SUNLAT_IN的脉冲。因此，信号SUNLAT_IN保持为“L”。图7中第六高侧上所示的信号SUNLAT_OUT是以上关于图6所描述的电路产生的信号，并且输入到比较器-输出闩锁电路101。在图7的例子中，在输入信号SUNEN设置为“L”的时段（即，读对应于VOB部分53的行的像素的时段）中不形成信号SUNLAT_OUT的脉冲。因此，信号SUNLAT_OUT保持为“H”。如从图5和7清楚的，在信号SUNLAT_IN设置为“L”的时段中，比较器-输出闩锁电路101不闩锁比较器12的输出VCO。在这种情况中，在P相时段中完全计数时钟信号，而在D相时段中不完全计数时钟信号。即，根据本公开的实施例，可以防止在信号SUNEN设置为“L”的时段（即，读对应于VOB部分53的行的像素的时段）中施加变黑校正处理。另一方面，在信号SUNLAT_IN设置为“H”的时段中，比较器-输出闩锁电路101闩锁比较器12的输出VCO。在这种情况中，在P相时段和D相时段中都完全计数时钟信号。即，根据本公开的实施例，可将变黑校正处理应用在信号SUNEN设置为“H”的时段（即，读对应于有效部分51的行的像素的时段）中。图8是解释在读对应于有效部分51的行的像素的时段中、各个信号的波形的定时图。在图8中，水平轴表示时间，并且在垂直方向上布置各个信号的波形。图8中最高侧上显示的信号XHS作为开始一行像素扫描的时刻输出的脉冲。图8中第二高侧上显示的信号VCO作为比较器12的输出。注意，信号VCO设置为“H”作为它的初始值，并且当斜坡信号和电压值VSL之间的大小关系反向时设置为“L”。注意，在图8的例子中，输出信号VCO在P相时段中保持为“H”，其指示斜坡信号和电压值VSL之间的大小关系未被反向。图8中第三高侧上显示的信号SUNLAT_IN是由以上关于图6所描述的电路产生的信号，并且输入到比较器-输出闩锁电路101。在图8的例子中，在P相时段的结束时刻形成信号SUNLAT_IN的脉冲。图8中第四高侧上显示的信号SUNRST_IN是由以上关于图6的所描述的电路产生的信号，并且输入到比较器-输出闩锁电路101。在图8的例子中，在P相时段的开始时刻形成信号SUNRST_IN的脉冲。图8中第五高侧上显示的信号SUNOUT是比较器-输出闩锁电路101的输出。在图8的例子中，信号SUNOUT设置为“H”，这是因为斜坡信号和电压值VSL之间的大小关系未被反向。图8中第六高侧上显示的信号CLK作为输入到图5中所示的与门104的时钟信号。注意，图8中省略了时钟信号的脉冲，但是实际上，在信号CLK设置为“H”的时段中形成多个时钟脉冲。图8中第七高侧上显示的信号CNTEN作为从图5中所示的或门103输出的信号。在图8的例子中，信号CNTEN基本上在读一行的像素的整个时段中都被设置为“H”。图8中最低侧上显示的信号CLK_IN作为输入到图5中所示的计数器电路102的时钟信号。注意，在图8中省略了时钟信号的脉冲，但是实际上在信号CLK设置为“H”的时段中形成多个时钟脉冲。在图8的例子中，在与信号CLK相同的定时处形成信号CLK_IN的脉冲。在图8的情况中，甚至在D相时段中输出信号VCO已被设置为“L”之后也形成信号CLK_IN的脉冲。即，在D相时段中完全计数时钟信号，这是因为斜坡信号和电压值VSL之间的大小关系在P相时段中未被反向。如图8中所示，在斜坡信号和电压值VSL之间的大小关系在P相时段中未被反向的情况中，变黑校正处理被施加到对应于有效部分51的行的像素的像素信号。图9是解释在读对应于VOB部分53的行的像素的时段中、各个信号的波形的定时图。类似于图8，在图9中，水平轴表示时刻，并且在垂直方向上布置各个信号的波形。不同于图8的情况，在图9的例子中，不形成在第三高侧上显示的信号SUNLAT_IN的脉冲，并且基本上在读一行像素的整个时段中都将信号SUNLAT_IN设置为“L”。另外，在图9的情况中，不形成第四高侧上显示的信号SUNRST_IN的脉冲，并且基本上在读一行像素的整个时段中都将信号SUNRST_IN设置为“H”。此外，在图9的情况中，在D相时段的中间，在第七高侧上显示的信号CNTEN从“H”变为“L”。即，信号CNTEN在信号VCO在D相时段的中间从“H”变为“L”时也从“H”变为“L”。此外，在图9的情况中，在信号CNTEN已被设置为“L”之后的时间，不形成最低侧上所示的信号CLK_IN的脉冲。即，在图9的情况中，不以与信号CLK相同的定时形成信号CLK_IN的脉冲。因此，在图9的情况中，在D相时段中，不完全计数时钟信号。即，虽然在P相时段中斜坡信号和电压值VSL之间的大小关系未被反向，但在D相时段中未完全计数时钟信号。如图9中所示，即使在P相时段中斜坡信号和电压值VSL之间的大小关系未反向，变黑校正处理也不施加到对应于与VOB部分53的行的像素的像素信号。如以上所描述的，根据本公开的实施例，定时控制电路22控制信号SUNEN，使得它通常设置为“H”，而仅当读对应于像素阵列11的VOB部分53的行的像素时设置为“L”。因此，变黑校正处理施加到有效部分51的像素的像素信号，而不施加到对应于VOB部分53的行的像素的像素信号。另一方面，根据本公开的实施例，升/降计数器13的内部构造被构造为如图10中所示，从而防止变黑校正处理施加到HOB部分52的像素的像素信号。图10是示出升/降计数器13的内部构造的例子的电路图。图10是对应于图5中所示的图的图，并且与图5中相同的部分用相同的符号表示。在图10的例子的情况中，比较器-输出闩锁电路101的构造不同于图5中所示的比较器-输出闩锁电路101的构造。即，在图10的例子的情况中，图5中输入信号SUNLAT_IN的端子连接到GND（地）。另外，在图10的例子的情况中，图5中输入信号SUNRST_IN的端子连接到电源。因此，信号SUNLAT_IN可始终设置为“L”，并且信号SUNRST_IN可始终设置为“H”。结果，升/降计数器13以以上参考图9所描述的方式操作，从而始终防止变黑校正处理施加到连接到图10中所示的升/降计数器13的像素的像素信号。如以上参照图1所描述的，对应于垂直信号线提供升/降计数器13。因此，提供在垂直信号线上的升/降计数器13构造为如图10所示，该垂直信号线对应于像素阵列11的HOB部分52的像素的列。例如，假设像素阵列11的像素的列的数目是n，并且第一到第五列的像素是HOB部分52的像素。在这种情况中，升/降计数器13-1到13-5构造为如图10所示，并且升/降计数器13-6到13-n构造为如图5所示。如以上所描述的，根据本公开的实施例，定时控制电路22的变黑校正控制电路31控制信号SUNEN，从而防止变黑校正处理施加到对应于VOB部分53的行的像素的像素信号。另外，根据本公开的实施例，使得对应于预定垂直信号线的升/降计数器13的构造不同于其它升/降计数器13的构造，从而防止变黑校正处理施加到HOB部分52的像素。图11是解释是否将根据本公开的实施例的变黑校正处理施加到像素阵列的各个区域的图。在图11中，变黑校正处理向像素阵列11的有效部分51、HOB部分52和VOB部分53的施加和不施加分别表示为“变黑校正ON（开）”和“变黑校正OFF（关）”。即，在图11中的垂直方向上，VOB部分53变为变黑校正OFF的区域（其中不施加变黑校正），并且有效部分51变为变黑校正ON得区域（其中施加变黑校正）。此外，在图11中的水平方向上，HOB部分52变为变黑校正OFF的区域（其中不施加变黑校正）。此时，使得对应于预定垂直信号线的升/降计数器13的构造不同于如上所描述的其它升/降计数器13的构造，从而防止变黑校正处理施加到HOB部分52的像素。即，在水平方向上，基于电路构造，HOB部分2变为变黑校正OFF的区域。另外，在图11中的垂直方向上，有效部分51变为变黑校正ON的区域（其中施加变黑校正处理）。此时，定时控制电路22的变黑校正控制电路31控制如上所述的信号SUNEN，从而防止变黑校正处理施加到对应于VOB部分53的行的像素的像素信号。即，在垂直方向上，基于定时控制，VOB部分53变为变黑校正OFF的区域。因此，根据本公开的实施例，变黑校正处理可被施加到有效部分51但被阻止施加到光学黑区域（HOB部分52和VOB部分53）中。因此，可通过图像传感器获得自然且漂亮的图像。注意，本公开的实施例的应用不限于例如固态成像装置（例如CMOS图像传感器）。即，本公开的实施例可适用于任何使用固态成像装置作为图像捕获部件（光电转换部件）的电子设备，例如，像数字静态照相机以及视频摄像机的成像设备、具有成像功能的移动终端设备、以及使用固态成像装置作为图像读取部件的复印机。固态成像装置可为单片形式或者模块类形式，在该单片形式中，多个芯片层叠（laminate）或者相邻布置，而该模块类形式具有集成和封装了成像部分和信号处理部分或光学系统的成像功能。图12是示出作为应用本公开的实施例的电子设备的成像装置的构造例子的框图。图12中所示的成像设备600具有由透镜组等组成的光学部分601、采用以上所描述的像素的各个构造的固态成像装置（成像装置）602、以及作为相机信号处理电路的DSP（数字信号处理）电路603。另外，成像设备600具有帧存储器604、显示部分605、记录部分606、操作部分607以及电源部分608。DSP电路603、帧存储器604、显示部分605、记录部分606、操作部分607以及电源部分608通过总线609彼此连接。光学部分601接收来自物体的入射光（图像光），以在固态成像装置602的成像表面上形成图像。固态成像装置602将入射光的光量转化为每像素的电信号并且输出电信号作为像素信号，其中入射光通过光学部分601在成像表面上形成图像。可以使用诸如根据如上所述的实施例的CMOS图像传感器10的固态成像装置作为固态成像装置602，例如，即使各个像素被例如太阳光的高亮度光照射时也能够合适地防止变黑现象的固态成像装置。显示部分605由例如面板显示单元（诸如液晶面板以及有机EL（电发光）面板）构成，并且在其上显示通过固态成像装置602成像的移动图像或静态图像。记录部分606在记录介质（例如视屏磁带和DVD（数字通用盘））上记录通过固态成像装置602成像的移动图像或者静态图像。操作部分607在用户的操作下发出关于成像设备600的各种功能的操作命令。电源部分608适当地将作为用于操作DSP电路603、帧存储器604、显示部分605、记录部分606以及操作部分607的电源的各种电源提供给这些对象。如以上所描述的，当根据实施例的CMOS图像传感器10用作固态成像装置602时，变得可以精确地在不增加信号的情况下消除提取第一像素信号和第二像素信号时的复位噪声。因此，在例如视频摄像机、数字静态照相机以及用于例如移动电话的移动设备的照相模块的成像设备600中，可获得高质量的成像图像。另外，以上所描述的实施例被应用到CMOS图像传感器，在该CMOS图像传感器中，以矩阵形式布置单元像素，所述单元像素检测对应于可见光的光量的信号电荷作为物理量。本公开的实施例不限于CMOS图像传感器，而是可应用到任意列形式的固态成像装置，在该固态成像装置中，针对像素阵列部分中的每个像素列布置列处理部分。此外，本公开的实施例不限于检测要成像为图像的可见光的入射光量的分布的固态成像装置，而是可适用于检测要成像为图像的红外线、X射线、粒子等的入射光量的分布的固态成像装置。而且，广义上，本公开的实施例适用于任意固态成像装置（物理量分布探测器），例如检测要成像为图像的诸如压力和容量的其它物理量的分布的指纹（fingerprint）检测传感器。注意，说明书中以上所描述的处理系列不仅包括以所描述的次序按时间顺序执行的处理，还包括不按时间顺序执行、而是并行或者分别执行的处理。而且，本公开的实施例不限于以上所描述的实施例，而是可以多种方式修改，而不背离本公开的精神。注意，本发明公开还可采用以下构造。（1）一种固态成像装置，包括：像素阵列，所述像素阵列中布置多个像素，每个像素具有电荷保持部分，所述电荷保持部分被构造为保持对应于通过光电转换部分获得的电荷的电压；像素信号产生部分，其构造为通过计算信号电平和复位电平之间的差来产生像素信号，所述信号电平表示由所述电荷保持部分保持的电压，以便对应于通过所述像素的光电转换部分获得的电荷，所述复位电平表示复位状态中所述电荷保持部分的电压；以及控制部分，其构造为控制所述像素信号产生部分，所述像素信号产生部分包括：比较器，其构造为将所述电荷保持部分的电压与参考电压比较，以及计数器，其构造为根据从所述比较器输出的比较结果计数时钟，在从所述控制部分提供使能信号的情况中，当所述计数器在检测所述复位电平的P相时段中的计数值是极限值时，将所述计数器在检测所述信号电平的D相时段中的计数值设置为极限值，而不论所述比较器的输出。（2）如（1）所述的固态成像装置，其中所述像素阵列以二维矩阵形式布置所述多个像素，针对所述像素阵列的像素的每个列提供所述像素信号产生部分，以及对应于所述像素阵列的列中的预定列提供的像素信号产生部分的计数器被构造为根据所述比较器在所述D相时段中的输出计数所述时钟，而不论是否从所述控制部分提供了所述使能信号。（3）如（2）所述的固态成像装置，其中所述像素阵列的预定列的像素是光学黑区域的像素。（4）如（1）至（3）中的任一项所述的固态成像装置，其中所述像素阵列以二维矩阵形式布置所述多个像素，针对所述像素阵列的像素的每个列提供所述像素信号产生部分，以及当所述像素信号产生部分构造为产生关于预定行的像素的像素信号时，所述控制部分构造为输出所述使能信号。（5）如（4）所述的固态成像装置，其中所述预定行的像素是非光学黑区域的像素。（6）如（1）至（5）中的任一项所述的固态成像装置，其中通过从所述控制部分提供所述使能信号校正变黑现象，所述变黑现象在所述光电转换部分光电转换的电荷泄露到所述电荷保持部分时发生。（7）一种驱动方法，包括：在像素阵列中布置多个像素，每个像素具有构造为保持对应于由光电换部分获得的电荷的电压的电荷保持部分；由像素信号产生部分通过计算信号电平和复位电平之间的差产生像素信号，所述信号电平表示由所述电荷保持部分保持的电压，以便对应于由所述像素的光电转换部分获得的电荷，所述复位电平表示复位状态中所述电荷保持部分的电压；以及由控制部分控制所述像素信号产生部分，所述像素信号产生部分包括：比较器，其构造为将所述电荷保持部分的电压与参考电压比较，以及计数器，其构造为根据从所述比较器输出的比较结果计数时钟，在从所述控制部分提供使能信号的情况中，当所述计数器在检测所述复位电平的P相时段中的计数值是极限值时，将所述计数器在检测所述信号电平的D相时段中的计数值设置为极限值，而不论所述比较器的输出。（8）一种电子设备，包括：固态成像装置，其包括像素阵列，所述像素阵列中布置多个像素，每个像素具有电荷保持部分，所述电荷保持部分被构造为保持对应于通过光电转换部分获得的电荷的电压；像素信号产生部分，其构造为通过计算信号电平和复位电平之间的差来产生像素信号，所述信号电平表示由所述电荷保持部分保持的电压，以便对应于通过所述像素的光电转换部分获得的电荷，所述复位电平表示复位状态中所述电荷保持部分的电压；以及控制部分，其构造为控制所述像素信号产生部分，所述像素信号产生部分包括：比较器，其构造为将所述电荷保持部分的电压与参考电压比较，以及计数器，其构造为根据从所述比较器输出的比较结果计数时钟，在从所述控制部分提供使能信号的情况中，当所述计数器在检测所述复位电平的P相时段中的计数值是极限值时，将所述计数器在检测所述信号电平的D相时段中的计数值设置为极限值，而不论所述比较器的输出。本公开包含涉及2012年3月14日在日本国特许厅申请的日本优先权专利申请JP2012-057116的主题的主题，通过引用将其全部内容合并于此。