射频拉远单元的iq数据的处理方法、系统及射频拉远单元的制作方法
【专利摘要】本发明公开了一种射频拉远单元（RRU)的IQ数据的处理方法，包括：RRU接收到基带处理单元(BBU)通过双载波发送的IQ数据后，对所述双载波的IQ数据进行并行处理，将处理后的双载波调制为射频信号，并输出至天线端。本发明还同时公开了一种IQ数据处理系统及射频拉远单元。采用本发明的技术方案，提高了有源天线传输数据的能力，降低了成本。
【专利说明】射频拉远单元的IQ数据的处理方法、系统及射频拉远单元
【技术领域】
[0001] 本发明涉及通信领域中的通信技术，尤其涉及一种射频拉远单元的IQ数据的处 理方法、系统及射频拉远单元。
【背景技术】
[0002] 随着网络频段、制式越来越多，支持多频多模的高性能基站--有源天线或有源 天线系统（AAS，Active Antenna System)应运而生。有源天线作为一个全新的产业方向， 是基站形式的一种新架构，如图1所示，有源天线将基站的射频部分集到天线内部，采用多 通道的射频和天线阵子配合，实现空间波束成型，完成射频信号的收发。有源天线作为新的 基站架构形态，基带处理单元（BBU，Base Band Unit)同样地将基带信号发送给有源天线单 元；区别于BBU+射频拉远单元（RRU，Remote Radio frequency Unit)架构形式，有源天线 将收发通道划分到天线振子级别，颗粒度更加细致。通过对有源天线振子的不同配置，以实 现实际通信组网的波束灵活控制和多输入多输出（MM0，Multi Input Multi Output)等功 能，实现更加灵活的资源动态配置和共享，以达到全网性能最优和较低的全网组网成本的 目标。
[0003] 目前，通讯系统中通用的发射链路设计原理图如图2所示，RRU接收到BBU下发 的IQ数据后，先经过数字中频处理模块处理，然后经过数模转换器（DAC，Digital Analog Converter)将数字信号转换为模拟信号，再经过IQ调制器调制为射频信号，最终经过功 放、滤波等一系列处理操作将天线所需的射频信号发送至天线端。目前，设备商提供的有源 天线的样机大部分采用4X2的天线架构，用于实现对波束的灵活控制；在这种架构下，如 果要实现对垂直多波束以及空分多址的支持，需增加一倍射频通道数，但是这样会使成本 过高，目前大多数设备商都放弃这种方案。目前，存在4X2的天线架构下直接用同频双载 波承载IQ数据的方式，但是，由于两个载波中每个子载波的频率完全相同，会出现因同频 双载波削弱甚至抵消而导致数字域功率过低的问题。
[0004] 因此，在不增加射频通道数的情况下，如何提高有源天线传输数据的能力且使其 在射频口占用的带宽不增加，是目前亟需解决的问题。
【发明内容】
[0005] 有鉴于此，本发明的主要目的在于提供一种射频拉远单元的IQ数据的处理方法、 系统及射频拉远单元，能提高有源天线传输数据的能力，降低成本。
[0006] 为达到上述目的，本发明的技术方案是这样实现的：
[0007] 本发明提供了一种射频拉远单元RRU的IQ数据的处理方法，所述方法包括：
[0008] RRU接收到BBU通过双载波发送的IQ数据后，对所述双载波的IQ数据进行并行处 理，将处理后的双载波调制为射频信号，并输出至天线端。
[0009] 上述方案中，所述BBU发送IQ数据所使用的双载波为同频双载波。
[0010] 上述方案中，所述同频双载波为载波一和载波二时，所述对所述双载波的IQ数据 进行并行处理，包括：
[0011] 对所述载波一的IQ数据、所述载波二的IQ数据分别进行滤波及数字上变频处 理；
[0012] 将所述载波一的IQ数据、所述载波二的IQ数据分别转换为所述载波一的I路模 拟信号和Q路模拟信号、所述载波二的I路模拟信号和Q路模拟信号；
[0013] 将所述载波一的I路模拟信号与所述载波二的I路模拟信号合路为一路，将所述 载波一的Q路模拟信号与所述载波二的Q路模拟信号合路为一路。
[0014] 上述方案中，所述对所述双载波的IQ数据进行并行处理，包括：
[0015] 对所述同频双载波的IQ数据分别进行滤波，并将滤波后的所述同频双载波分别 数字上变频为异频双载波；所述异频双载波为载波三、载波四；
[0016] 将所述载波三的I路信号与所述载波四的I路信号合路为一路，将所述载波三的Q 路信号与所述载波四的Q路信号合路为一路，并将合路后的I路信号和Q路信号转换为对 应的模拟信号；
[0017] 将所述载波三、所述载波四分别进行变频处理，使所述载波三和所述载波四变频 为同频载波。
[0018] 上述方案中，在输出至天线端之前，所述方法还包括：
[0019] 将调制后的所述载波三和所述载波四的射频信号进行混频处理。
[0020] 本发明还提供了一种射频拉远单元RRU，所述RRU包括收发模块、并行处理模块和 调制|吴块；其中，
[0021] 所述收发模块，用于接收BBU通过双载波发送的IQ数据；用于将射频信号发送至 天线端；
[0022] 所述并行处理模块，用于对所述双载波的IQ数据进行并行处理；
[0023] 所述调制模块，用于将所述并行处理模块处理后的双载波调制为射频信号。
[0024] 上述方案中，所述收发模块接收到的IQ数据为BBU使用同频双载波发送的IQ数 据。
[0025] 上述方案中，所述同频双载波为载波一和载波二时，所述并行处理模块还用于，
[0026] 对所述载波一的IQ数据、所述载波二的IQ数据分别进行滤波及数字上变频处理； 将所述载波一的IQ数据、所述载波二的IQ数据分别转换为所述载波一的I路模拟信号和 Q路模拟信号、所述载波二的I路模拟信号和Q路模拟信号；将所述载波一的I路模拟信号 与所述载波二的I路模拟信号合路为一路，将所述载波一的Q路模拟信号与所述载波二的 Q路模拟信号合路为一路。
[0027] 上述方案中，所述并行处理模块还用于，
[0028] 对所述同频双载波的IQ数据分别进行滤波，并将滤波后的所述同频双载波分别 数字上变频处理为异频双载波；所述异频双载波为载波三、载波四；
[0029] 将所述载波三的I路信号与所述载波四的I路信号合路为一路，将所述载波三的Q 路信号与所述载波四的Q路信号合路为一路，并将合路后的I路信号和Q路信号转换为对 应的模拟信号；
[0030] 将所述载波三、所述载波四分别进行变频处理，使所述载波三和所述载波四变频 为同频载波。
[0031] 上述方案中，所述调制模块还用于，将调制后的所述载波三和所述载波四的射频 信号进行混频处理。
[0032] 本发明还提供了一种IQ数据处理系统，所述系统包括基带处理单元BBU和射频拉 远单元RRU，其中，
[0033] 所述BBU，用于通过双载波向RRU发送IQ数据；
[0034] 所述RRU，用于接收到所述BBU通过双载波发送的IQ数据后，对所述双载波的IQ 数据进行并行处理，将处理后的双载波调制为射频信号，并输出至天线端。
[0035] 上述方案中，所述RRU为上文所述的RRU。
[0036] 本发明所提供的射频拉远单元的IQ数据的处理方法、系统及射频拉远单元，RRU 接收到BBU通过双载波发送的IQ数据后，对所述双载波的IQ数据进行并行处理，将处理后 的双载波调制为射频信号，并输出至天线端。如此，本发明解决了目前通讯系统中出现的 同频双载波削弱甚至抵消而导致数字域功率过低的问题；并且在不增加射频通道数的情况 下，通过增加 DAC或IQ调制器的方式，避免了同频双载波削弱甚至抵消的问题，提高了有源 天线传输数据的能力，降低了成本。具体的，本发明在不增加射频通道数的情况下，通过增 加 DAC的方式，实现了同频双载波功能，提高了下行容量，大大降低了成本；本发明在不增 加射频通道数的情况下，通过增加 IQ调制器，使用异频双载波来承载IQ数据，能传输更多 的IQ数据，又因为两载波的频率不同，所以不会出现同频双载波削弱甚至抵消的问题，而 且，将所述双载波变频为同频载波，进而使从RRU输出的是同频双载波，在射频口占用的带 宽不会增加，提高了下行容量，大大降低了成本。并且，本发明技术方案尤其适用于4X2或 4X1等天线架构的应用环境。此外，本发明技术方案还可应用于双载波的空分多址环境。
【专利附图】
【附图说明】
[0037] 图1为现有技术中基站演变不意图；
[0038] 图2为现有技术中发射链路设计原理示意图；
[0039] 图3为本发明一种射频拉远单元的IQ数据的处理方法的实现流程示意图；
[0040] 图4为本发明射频拉远单元的组成结构示意图；
[0041] 图5为本发明一种实现同频双载波传输IQ数据的链路发射结构示意图；
[0042] 图6为本发明一种射频拉远单元通过同频双载波传输IQ数据方法的实现流程示 意图；
[0043] 图7为本发明一种实现异频双载波传输IQ数据的链路发射结构示意图；
[0044] 图8为本发明一种射频拉远单元通过异频双载波传输IQ数据方法的实现流程示 意图；
[0045] 图9为本发明实施例在4X 1天线架构下通过同频双载波传输IQ数据的流程示意 图。
【具体实施方式】
[0046] 下面结合附图及具体实施例对本发明再作进一步详细的说明。
[0047] 图3为本发明一种射频拉远单元RRU的IQ数据的处理方法的实现流程示意图，如 图3所示，该方法包括以下步骤：
[0048] 步骤301 :RRU接收到基带处理单元BBU通过双载波发送的IQ数据后，对所述双载 波的IQ数据进行并行处理；
[0049] 这里，所述BBU发送IQ数据所使用的双载波为同频双载波。
[0050] 具体的，所述同频双载波为载波一和载波二时，所述对所述双载波的IQ数据进行 并行处理，包括：
[0051] 对所述载波一的IQ数据、所述载波二的IQ数据分别进行滤波及数字上变频（DUC， Digital Up Converter)处理；
[0052] 将所述载波一的IQ数据、所述载波二的IQ数据分别转换为所述载波一的I路模 拟信号和Q路模拟信号、所述载波二的I路模拟信号和Q路模拟信号；
[0053] 将所述载波一的I路模拟信号与所述载波二的I路模拟信号合路为一路，将所述 载波一的Q路模拟信号与所述载波二的Q路模拟信号合路为一路。
[0054] 具体的，所述对所述双载波的IQ数据进行并行处理，包括：
[0055] 对所述同频双载波的IQ数据分别进行滤波，并将滤波后的所述同频双载波分别 数字上变频为异频双载波；所述异频双载波为载波三、载波四对所述同频双载波的IQ数据 分别进行滤波，并将滤波后的所述同频双载波分别数字上变频为异频双载波；假设所述异 频双载波为载波三、载波四；
[0056] 将所述载波三的I路信号与所述载波四的I路信号合路为一路，将所述载波三的Q 路信号与所述载波四的Q路信号合路为一路，并将合路后的I路信号和Q路信号转换为对 应的模拟信号；
[0057] 将所述载波三、所述载波四分别进行变频处理，使所述载波三和所述载波四变频 为同频载波。
[0058] 步骤302 :将处理后双载波调制为射频信号，并输出至天线端。
[0059] 具体的，在输出至天线端之前，所述方法还包括：
[0060] 将调制后的所述载波三和所述载波四的射频信号进行混频处理。
[0061] 图4为本发明射频拉远单元的组成结构示意图，如图4所示，所述射频拉远单元包 括收发模块41、并行处理模块42和调制模块43 ;其中，
[0062] 所述收发模块41，用于接收BBU通过双载波发送的IQ数据；用于将射频信号发送 至天线端；
[0063] 所述并行处理模块42,用于对所述双载波的IQ数据进行并行处理；
[0064] 所述调制模块43,用于将所述并行处理模块41处理后的双载波调制为射频信号。
[0065] 具体的，所述收发模块41接收到的IQ数据为BBU使用同频双载波发送的IQ数据。
[0066] 具体的，所述同频双载波为载波一和载波二时，所述并行处理模块42还用于，
[0067] 对所述载波一的IQ数据、所述载波二的IQ数据分别进行滤波及数字上变频处理； 将所述载波一的IQ数据、所述载波二的IQ数据分别转换为所述载波一的I路模拟信号和 Q路模拟信号、所述载波二的I路模拟信号和Q路模拟信号；将所述载波一的I路模拟信号 与所述载波二的I路模拟信号合路为一路，将所述载波一的Q路模拟信号与所述载波二的 Q路模拟信号合路为一路。
[0068] 具体的，所述并行处理模块42还用于，
[0069] 对所述同频双载波的IQ数据分别进行滤波，并将滤波后的所述同频双载波分别 数字上变频处理为异频双载波；假设所述异频双载波为载波三、载波四；
[0070] 将所述载波三的I路信号与所述载波四的I路信号合路为一路，将所述载波三的Q 路信号与所述载波四的Q路信号合路为一路，并将合路后的I路信号和Q路信号转换为对 应的模拟信号；
[0071] 将所述载波三、所述载波四分别进行变频处理，使所述载波三和所述载波四变频 为同频载波。
[0072] 具体的，所述调制模块43还用于，
[0073] 将调制后的所述载波三和所述载波四的射频信号进行混频处理。
[0074] 这里，所述射频拉远单元也可由多个处理器件来实现，比如，下文中所述的图5或 图7中所示的射频拉远单元。
[0075] 图5为本发明一种实现同频双载波传输IQ数据的链路发射结构示意图，如图5所 示，该链路发射结构包括：BBU和RRU ;其中，所述RRU包括：数字中频处理模块、第一数模转 换器、第二数模转换器、第一合路器、第二合路器、IQ调制器和功放滤波模块；其中，所述数 字中频模块与第一数模转换器和第二数模转换器并行连接，所述第一数模转换器的一输出 端与第一合路器的一输入端连接，所述第一数模转换器的另一输出端与第二合路器的一输 入端连接；所述第二数模转换器的一输出端与第一合路器的另一输入端连接，所述第二数 模转换器的另一输出端与第二合路器的另一输入端连接；所述第一合路器的输出端、所述 第二合路器的输出端分别与IQ调制器的输入端连接；所述IQ调制器的输出端与功放滤波 模块的输入端连接，所述功放滤波模块的输出端与天线端连接。
[0076] 具体的，所述数字中频处理模块，用于当RRU接收到BBU通过双载波发送的IQ数 据后，对所述双载波的IQ数据进行并行处理；
[0077] 在所述双载波为载波一与载波二时；
[0078] 所述第一数模转换器，用于将所述载波一的IQ数据转换为所述载波一的I路模拟 信号和Q路模拟信号；
[0079] 所述第二数模转换器，用于将所述载波二的IQ数据转换为所述载波一的I路模拟 信号和Q路模拟信号。
[0080] 这里，所述双载波为同频双载波，所述载波一与所述载波二的频率相同。
[0081] 为了详细说明图5所示的RRU的工作原理，可通过如图6所示的射频拉远单元通 过同频双载波传输IQ数据方法的实现流程示意图来说明。
[0082] 图6为本发明一种射频拉远单元通过同频双载波传输IQ数据方法的实现流程示 意图，如图6所示，该方法包括以下步骤：
[0083] 步骤601 :RRU接收到BBU通过双载波发送的IQ数据后，RRU的数字中频处理模块 并行对载波一和载波二进行滤波、数字上变频等处理；
[0084] 这里，所述载波一和所述载波二的频率相同，即所述载波一和所述载波二为同频。 由于数字中频处理模块对所述载波一和所述载波二并行处理，即同时对所述载波一和所述 载波二进行处理，且将所述载波一和所述载波二分隔开来，因此，所述载波一和所述载波二 不存在相互抵消的情况。
[0085] 这里，所述数字中频处理模块对所述载波一和所述载波二并行处理，所述数字中 频处理模块的各处理单元的功能可通过运行于处理器上的程序而实现，也可通过具体的逻 辑电路而实现。在此不再赘述。
[0086] 步骤602 :经过数字中频处理模块的处理，载波一的IQ数据和载波二的IQ数据分 别经过各自的数模转换器转化为模拟信号；
[0087] 具体的，第一数模转换器（DAC1)将载波一的I路数据转换为I路模拟信号，将载 波一的Q路数据转换为Q路模拟信号；第二数模转换器（DAC2)将载波二的I路数据转换为 I路模拟信号，将载波二的Q路数据转换为Q路模拟信号。
[0088] 这里，第一数模转换器或第二数模转换器将载波一或载波二的I路数据转换为I 路模拟信号，将载波一或载波二的Q路数据转换为Q路模拟信号的方法与现有技术相同，在 此不再赘述。
[0089] 步骤603 :将载波一的I路数据和载波二的I路数据通过第一合路器合并为一路， 并将合并后的I路数据发送至IQ调制器；将载波一的Q路数据和载波二的Q路数据通过第 二合路器合并为一路，并将合并后的Q路数据发送至IQ调制器；
[0090] 这里，所述合路器均可为两进一出的合路器，能够将载波一和载波二的I路数据 或者载波一和载波二的Q路数据合并为一路，但是各载波之间的I路数据或Q路数据不会 混淆，仅仅是合并而已。
[0091] 这里，虽然载波一和载波二传输的数据是单载波的两倍，但是，由于载波一和载波 二在模拟部分的频率是相同的，所以在射频口占用的带宽没有增加。
[0092] 步骤604 :IQ调制器将合路器合并之后的I路数据和Q路数据调制到射频信号；
[0093] 这里，所述IQ调制器的调制方法与现有技术相同，在此不再赘述。
[0094] 步骤605 :将经过IQ调制器调制的射频信号，进行滤波、放大等处理，并将处理后 的射频信号发送至天线端。
[0095] 这里，所述滤波处理可由滤波电路实现，所述放大处理可由功率放大器实现。
[0096] 这里，所述IQ调制器及所述功放滤波模块能够将射频信号调制到天线所需的射 频信号。
[0097] 因此，图5与图2相比，虽然增加了一个数模转换器，但是通过上述方法能够避免 同频双载波削弱甚至抵消的问题，实现了同频双载波对IQ数据的传输，提高了有源天线的 传输数据的能力，并且因为两个载波的频率相同，从RRU输出的是同频双载波，在射频口占 用的带宽没有增加，大大降低了成本。
[0098] 图7为本发明一种实现异频双载波传输IQ数据的链路发射结构示意图，如图7所 示，该下行链路发射结构包括：BBU和RRU，其中，所述RRU包括：数字中频处理模块、第一合 路器、第二合路器、数模转换器、第一分路器、第二分路器、第一 IQ调制器、第二IQ调制器、 第三合路器、混频器和功放滤波模块；其中，所述数字中频模块与第一合路器、第二合路器 并行连接，所述第一合路器的输出端与所述数模转换器的一输入端连接，所述数模转换器 的一输出端通过第一分路器分别与第一 IQ调制器的一输入端、第二IQ调制器的一输入端 连接；所述第二合路器的输出端与所述数模转换器的另一输入端连接，所述数模转换器的 另一输出端通过第二分路器分别与第一 IQ调制器的另一输入端、第二IQ调制器的另一输 入端连接；所述第一 IQ调制器的输出端、所述第二IQ调制器的输出端通过第三合路器与混 频器的输入端连接，所述混频器的输出端与功放滤波模块的输入端连接，所述功放滤波模 块的输出端与天线端连接。
[0099] 具体的，所述数字中频处理模块，用于当RRU接收到BBU通过同频双载波发送的IQ 数据后，对所述同频双载波的IQ数据进行并行处理：对所述同频双载波的IQ数据分别进行 滤波，并将滤波后的所述同频双载波分别数字上变频处理为异频双载波；
[0100] 这里，设所述双载波为载波三和载波四。
[0101] 具体的，所述第一合路器，用于将所述载波三的I路信号与所述载波四的I路信号 合路为一路；
[0102] 具体的，所述第二合路器，用于将所述载波三的Q路信号与所述载波四的Q路信号 合路为一路；
[0103] 具体的，所述数模转换器，用于将合路后的I路信号和Q路信号转换为对应的模拟 信号；
[0104] 具体的，所述第一 IQ调制器，用于将数模转换器输出的所述载波三的I路模拟信 号和Q路模拟信号，进行变频处理，并使所述载波三和经所述第四IQ调制器变频后的载波 四为同频载波；
[0105] 具体的，所述第二IQ调制器，用于将数模转换器输出的所述载波四的I路模拟信 号和Q路模拟信号进行变频处理，并使所述载波四和经所述第三IQ调制器变频后的载波三 为同频载波。
[0106] 具体的，所述第一 IQ调制器，还用于将所述载波三的I路模拟信号和Q路模拟信 号调制为射频信号；
[0107] 具体的，所述第二IQ调制器，还用于将所述载波四的I路模拟信号和Q路模拟信 号调制为射频信号；
[0108] 所述混频器，用于将调制后的所述载波三和所述载波四的射频信号通过混频器进 行混频。
[0109] 为了详细说明图7的工作原理，可通过如图8所示的射频拉远单元通过异频双载 波传输IQ数据方法的实现流程示意图来说明。
[0110] 图8为本发明一种射频拉远单元通过异频双载波传输IQ数据方法的实现流程示 意图，如图8所示，该方法包括以下步骤：
[0111] 步骤801 :RRU接收到BBU通过双载波发送的IQ数据后，RRU的数字中频处理模块 并行对载波三和载波四进行滤波、数字上变频等处理；
[0112] 具体的，数字中频处理模块可将载波三数字上变频至Π ，将载波四数字上变频至 f2〇
[0113] 这里，经过数字上变频处理后，所述载波三的频率Π 大于载波四的频率f2,并且 因所述载波三与所述载波四的频率不同，所以二者的频谱没有重叠，不存在相互抵消的情 况。
[0114] 步骤802 :将载波三的I路数据和载波四的I路数据合为一路，将载波三的Q路数 据和载波四的Q路数据合为一路，并将合路之后的IQ数据通过数模转换器转化为模拟信 号；
[0115] 这里，由于载波三和载波四的频率不同，所以不存在频率抵消的问题。
[0116] 步骤803 :将数模转换器输出的所述载波三的I路模拟信号和Q路模拟信号，所述 载波四的I路模拟信号和Q路模拟信号分别通过各自的IQ调制器进行变频处理，使所述载 波三和所述载波四为同频载波；并且，将所述载波三的I路模拟信号和Q路模拟信号，所述 载波四的I路模拟信号和Q路模拟信号通过各自的IQ调制器分别调制为射频信号；
[0117] 这里，所述第一 IQ调制器与所述第二IQ调制器的频率均为f = (fl_f2)/2 ;且所 述第一 IQ调制器进行下变频，所述第二IQ调制器进行上变频。 tons] 具体的，载波三的频率η经过第一 IQ调制器调制后，其频率变为fi-f =Π - (f l-f2) /2 = (f l+f2) /2 ;即所述第一 IQ调制器将载波三的频率f 1下变频 至（f l+f2) /2。载波四的频率f2经过IQ第二IQ调制器调制后，其频率变为f2+f =Π + (f l-f 2) /2 = (f l+f 2) /2 ;即所述第二IQ调制器将载波四的频率f 2上变频至 (fl+f2)/2 ;因经过第一 IQ调制器调制后的载波三和经过第二IQ调制器调制后的载波四的 频率相同，所以在射频口占用的带宽不会增加。
[0119] 步骤804:将调制后的所述载波三和所述载波四的射频信号通过混频器进行混 频；
[0120] 步骤805 :对混频后的射频信号进行滤波、功放等处理，将所述射频信号转换为天 线端所需的射频信号，并输出至天线端。
[0121] 图7与图2相比，虽然在器件上只增加了一个IQ调制器，但是，使用异频双载波来 承载IQ数据，能传输更多的IQ数据，又因为两载波的频率不同，所以不会出现同频双载波 削弱甚至抵消的问题；而且，如果在射频口之前，仍为两个异频载波，在射频口占用的带宽 会增加，即异频双载波会多占用一倍的带宽；所以，在混频器之前，将两个异频载波转换为 两个频率相同的载波，并通过混频器将所述频率较低的两个同频载波转换为符合射频信号 的频率，再经过放大、滤波的处理发送至天线端。因为从RRU输出的是同频双载波，因而在 射频口占用的带宽不会增加。
[0122] 图9为本发明实施例在4X 1天线架构下通过同频双载波传输IQ数据的流程示意 图，如图9所示，该流程包括以下步骤：
[0123] 步骤901 :RRU接收到BBU的载波一和载波二的IQ数据后，RRU的数字中频处理模 块将载波一和载波二的IQ数据均复制为四路，并且对载波一和载波二的四路IQ数据分别 进行相位和幅度的调整；
[0124] 步骤902 :RRU的数字中频处理模块对载波一的第一路IQ数据和载波二的第一路 IQ数据进行并行处理；
[0125] 这里，所述载波一和载波二的频率相同，因此，RRU的数字中频处理模块对载波一 的各路IQ数据和载波二的各路IQ数据进行并行处理，即同时对所述载波一和所述载波二 进行处理，且将所述载波一和所述载波二分隔开来，如此，所述载波一和所述载波二不存在 相互抵消的情况。
[0126] 步骤903 :经过数字中频处理模块的处理，载波一的第一路IQ数据和载波二的第 一路IQ数据分别经过各自的数模转换器转化为模拟信号；
[0127] 这里，与载波一相对应的数模转换器将载波一的第一路IQ数据的I路数据转换为 I路模拟信号，将载波一的第一路IQ数据的Q路数据转换为Q路模拟信号；与载波二相对 应的数模转换器将载波二的第一路IQ数据的I路数据转换为I路模拟信号，将载波二的第 一路IQ数据的Q路数据转换为Q路模拟信号。
[0128] 步骤904 :将载波一的第一路IQ数据中的I路数据和载波二的第一路IQ数据的I 路数据通过合路器合并为一路；将载波一的第一路IQ的Q路数据和载波二的第一路IQ数 据的Q路数据通过合路器合并为一路；
[0129] 步骤905 :将载波一的第一路IQ和载波二的第一路IQ数据合并之后的I和Q数 据经过IQ调制器调制到射频信号；
[0130] 步骤906 :IQ调制器调制到射频信号后，RRU的滤波功放处理模块对所述射频信号 进行滤波、放大等处理，将所述射频信号转换为天线端所需的射频信号，并发送至天线端。
[0131] 所述载波一的第二、三、四路IQ数据和所述载波二的第二、三、四路IQ数据，均经 过步骤901到906的处理，从而实现同频双载波对IQ数据的传输。
[0132] 本发明还记载了一种IQ数据处理系统，所述系统包括基带处理单元BBU和射频拉 远单元RRU，其中，
[0133] 所述BBU，用于通过双载波向RRU发送IQ数据；
[0134] 所述RRU，用于接收到所述BBU通过双载波发送的IQ数据后，对所述双载波的IQ 数据进行并行处理，并在所述双载波为异频双载波时，将所述双载波变频为同频载波；将同 频的双载波调制为射频信号，并输出至天线端。
[0135] 具体的，所述RRU上文所述的RRU。
[0136] 以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围，凡在 本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护 范围之内。
【权利要求】
1. 一种射频拉远单元RRU的IQ数据的处理方法，其特征在于，所述方法包括： RRU接收到基带处理单元BBU通过双载波发送的IQ数据后，对所述双载波的IQ数据进 行并行处理，将处理后的双载波调制为射频信号，并输出至天线端。
2. 根据权利要求1所述的方法，其特征在于，所述BBU发送IQ数据所使用的双载波为 同频双载波。
3. 根据权利要求2所述的方法，其特征在于，所述同频双载波为载波一和载波二时，所 述对所述双载波的IQ数据进行并行处理，包括： 对所述载波一的IQ数据、所述载波二的IQ数据分别进行滤波及数字上变频处理； 将所述载波一的IQ数据、所述载波二的IQ数据分别转换为所述载波一的I路模拟信 号和Q路模拟信号、所述载波二的I路模拟信号和Q路模拟信号； 将所述载波一的I路模拟信号与所述载波二的I路模拟信号合路为一路，将所述载波 一的Q路模拟信号与所述载波二的Q路模拟信号合路为一路。
4. 根据权利要求2所述的方法，其特征在于，所述对所述双载波的IQ数据进行并行处 理，包括： 对所述同频双载波的IQ数据分别进行滤波，并将滤波后的所述同频双载波分别数字 上变频为异频双载波；所述异频双载波为载波三、载波四； 将所述载波三的I路信号与所述载波四的I路信号合路为一路，将所述载波三的Q路 信号与所述载波四的Q路信号合路为一路，并将合路后的I路信号和Q路信号转换为对应 的模拟信号； 将所述载波三、所述载波四分别进行变频处理，使所述载波三和所述载波四变频为同 频载波。
5. 根据权利要求4所述的方法，其特征在于，在输出至天线端之前，所述方法还包括： 将调制后的所述载波三和所述载波四的射频信号进行混频处理。
6. -种射频拉远单元RRU，其特征在于，所述RRU包括收发模块、并行处理模块和调制 模块；其中， 所述收发模块，用于接收BBU通过双载波发送的IQ数据；用于将射频信号发送至天线 端； 所述并行处理模块，用于对所述双载波的IQ数据进行并行处理； 所述调制模块，用于将所述并行处理模块处理后的双载波调制为射频信号。
7. 根据权利要求6所述的射频拉远单元，其特征在于，所述收发模块接收到的IQ数据 为BBU使用同频双载波发送的IQ数据。
8. 根据权利要求7所述的射频拉远单元，其特征在于，所述同频双载波为载波一和载 波二时，所述并行处理模块还用于， 对所述载波一的IQ数据、所述载波二的IQ数据分别进行滤波及数字上变频处理；将所 述载波一的IQ数据、所述载波二的IQ数据分别转换为所述载波一的I路模拟信号和Q路 模拟信号、所述载波二的I路模拟信号和Q路模拟信号；将所述载波一的I路模拟信号与所 述载波二的I路模拟信号合路为一路，将所述载波一的Q路模拟信号与所述载波二的Q路 模拟信号合路为一路。
9. 根据权利要求7所述的射频拉远单元，其特征在于，所述并行处理模块还用于， 对所述同频双载波的IQ数据分别进行滤波，并将滤波后的所述同频双载波分别数字 上变频处理为异频双载波；所述异频双载波为载波三、载波四； 将所述载波三的I路信号与所述载波四的I路信号合路为一路，将所述载波三的Q路 信号与所述载波四的Q路信号合路为一路，并将合路后的I路信号和Q路信号转换为对应 的模拟信号； 将所述载波三、所述载波四分别进行变频处理，使所述载波三和所述载波四变频为同 频载波。
10. 根据权利要求9所述的射频拉远单元，其特征在于，所述调制模块还用于， 将调制后的所述载波三和所述载波四的射频信号进行混频处理。
11. 一种IQ数据处理系统，其特征在于，所述系统包括基带处理单元BBU和射频拉远单 元RRU，其中， 所述BBU，用于通过双载波向RRU发送IQ数据； 所述RRU，用于接收到所述BBU通过双载波发送的IQ数据后，对所述双载波的IQ数据 进行并行处理，将处理后的双载波调制为射频信号，并输出至天线端。
12. 根据权利要求11所述的系统，其特征在于，所述RRU为权6至权10任一项所述的 RRU。
【文档编号】H04L1/06GK104219020SQ201310213736
【公开日】2014年12月17日 申请日期:2013年5月31日 优先权日:2013年5月31日
【发明者】成军平, 田宏, 张天鹏, 张志锋, 刘彬, 邵立群, 李永国, 王钢, 白伟岐 申请人:中兴通讯股份有限公司