技术特征：
技术总结
公开了一种用于片上网络(NOC)的可配置定向2D路由器。可以无缓冲的所述路由器被设计用于在FPGA中以可编程逻辑中来实现，并且针对各种应用实现FPGA资源消耗的理论下限。所述路由器采用每个路由器链路宽度位每个路由器仅消耗一个6‑LUT或8输入ALM逻辑单元的FPGA路由器交换机设计。包括多个路由器的NOC可以被配置为定向2D环面，或者采用不同的方式，网络大小和拓扑、数据宽度、路由函数、性能‑能量折衷以及其他选项。片上系统设计可以采用具有不同配置参数的多个NOC以便按照应用或工作负荷特性来定制所述系统。用于在各种外部接口和设备以及片上接口和资源之间进行通信的各种不同NOC客户端核可以耦合至路由器以便与其他NOC客户端核高效地进行通信。所述路由器和NOC使能对通过高带宽链路来互连数百个客户端核——包括计算和加速器核、行业标准IP核、DRAM/HBM/HMC通道、PCI Express通道以及10G/25G/40G/100G/400G网络——的大型集成片上系统进行可行FPGA实现。
技术研发人员：J·格雷
受保护的技术使用者：格雷研究有限公司
技术研发日：2016.05.20
技术公布日：2018.03.27