图像像素和图像传感器的制作方法

本实用新型整体涉及成像传感器，并且更具体地讲，涉及具有包括不止 一个光敏区的像素的成像传感器。

背景技术：

现代电子设备(诸如移动电话、相机和计算机)通常使用数字图像传感 器。成像器(即，图像传感器)由二维图像感测像素阵列形成。每个像素可 包括用于接收入射光子(入射光)并把光子转变为电荷的光传感器，诸如光 电二极管。常规图像像素阵列包括前照式图像像素或背照式图像像素。图像 像素是通过使用互补金属氧化物半导体(CMOS)技术或电荷耦合器件(CCD) 技术在半导体衬底上制造而成。图像传感器可包括在衬底前表面中形成的光 电二极管和其他操作电路(例如晶体管)。二维图像感测像素阵列中的单个 图像感测像素包括单个光敏区、形成在光敏区上方的滤色器以及形成在滤色 器上方的单个圆顶形微透镜。

电串扰可对成像器的性能造成负面影响。理想的是，与红色像素相关联 的光敏区将聚积与在该光敏区接收到的红光量相对应的电荷，与绿色像素相 关联的光敏区将聚积与在该光敏区接收到的绿光量相对应的电荷，并且与蓝 色像素相关联的光敏区将聚积与在该光敏区接收到的蓝光量相对应的电荷。

然而，通常在与不同颜色相关联的相邻像素之间存在非期望的电串扰。 非期望的电串扰的特征在于：与一种颜色相关联的像素的半导体区中生成的 光生电荷被与不同颜色相关联的像素的光敏区(即，光电二极管)收集。非 期望的电串扰的示例是响应于红光而生成的光生电荷扩散到与绿色像素相 关联的光敏区(即，应当接收绿光并生成与所接收到的绿光量相对应的电荷 的光敏区)并被该光敏区收集的时候。电串扰还可使成像器的输出图像质量 劣化。

从整体来看，与图像传感器中的图像感测像素阵列相关联的滤色器的阵 列被称为滤色器阵列。许多成像器使用拜耳滤色器阵列，其中阵列中的纵向 和横向相邻的滤色器为不同颜色。拜耳滤色器阵列包括红色、绿色和蓝色滤 色器。理想的是，与具有红色滤色器的像素相关联的光敏区将仅暴露于已穿 过红色滤色器的光，与具有绿色滤色器的像素相关联的光敏区将仅暴露于已 穿过绿色滤色器的光，并且与具有蓝色滤色器的像素相关联的光敏区将仅暴 露于已穿过蓝色滤色器的光。

然而，通常在与不同颜色相关联的相邻像素(即，具有不同颜色的滤色 器)之间存在非期望的光学串扰和电串扰。非期望的光学串扰的特征在于： 光穿过一种颜色的滤色器并入射到与另一种颜色相关联的像素的光敏区上。 非期望的光学串扰的示例是穿过红色滤色器的光入射到与绿色像素(即，具 有绿色滤色器的像素)相关联的光敏区上。光学串扰通常由高入射角光和闪 光条件造成，并且可使成像器的输出图像质量劣化。当来自一种颜色的光敏 区的电子迁移到与不同颜色相关联的像素的光敏区中时，会发生电串扰。电 串扰和光学串扰均可显著影响图像传感器上响应性较低的光收集区域，并且 可使成像器的输出图像质量劣化。

此外，在常规成像系统中，图像伪影可能由移动物体、移动或抖动相机、 闪烁光照以及图像帧中具有变化照明的物体引起。此类伪影可包括例如物体 的缺失部分、边缘颜色伪影和物体失真。具有变化照明的物体的例子包括发 光二极管(LED)交通标志(其可每秒闪烁几百次)以及现代汽车的LED刹车 灯或车头灯。

常规成像系统还可能具有带有与低动态范围相关的伪影的图像。具有较 亮部分和较暗部分的场景可在常规图像传感器中产生伪影，因为图像的各部 分可能曝光过度或曝光不足。

因此希望能够为成像设备提供改善的图像像素。

技术实现要素：

本实用新型解决的一个技术问题是为成像设备改善图像像素。

根据本实用新型的一个方面，提供一种图像像素，包括：具有第一组至 少一个光电二极管的第一子像素组；具有第二组至少一个光电二极管的第二 子像素组；以及至少一个选通晶体管，所述至少一个选通晶体管在电荷聚积 在所述第二光电二极管中时将溢出电荷从所述第二光电二极管路由到至少 一个存储节点。

在一个实施例中，所述第二子像素组嵌套在所述第一子像素组内，并且 其中所述第一子像素组具有比所述第二子像素组更大的有效光收集区域。

在一个实施例中，所述第一子像素组中的所述第二组至少一个光电二极 管包括多个光电二极管，并且其中所述第一子像素组中的所述多个光电二极 管每一者具有相关联的转移晶体管。

在一个实施例中，所述第一子像素组包括多个子像素的组，所述子像素 的组中的每一个子像素具有相应光电二极管，其中所述多个子像素的组的所 述光电二极管可并联连接。

在一个实施例中，将设定所述至少一个选通晶体管上的溢出阈值的控制 电压电平施加到所述至少一个选通晶体管，其中所述控制电压电平选自由以 下组成的组：小于供电电压电平的电压、等于所述供电电压的电压以及大于 所述供电电压的电压。

在一个实施例中，所述至少一个选通晶体管包括耦合栅极结构，所述耦 合栅极结构包括：第一转移晶体管，所述第一转移晶体管将所述溢出电荷的 第一部分从所述第二组至少一个光电二极管路由到所述图像像素中的浮动 扩散节点；第二转移晶体管，所述第二转移晶体管通过将所述溢出电荷的第 二部分路由到像素电压源，而从所述第二组至少一个光电二极管舍弃所述溢 出电荷的所述第二部分，其中在第一间隔期间使所述第一转移晶体管的第一 控制信号生效，其中在第二间隔期间使所述第二转移晶体管的第二控制信号 生效，并且其中所述第一间隔不与所述第二间隔重叠。

在一个实施例中，所述图像像素还包括：与所述图像像素中的所述浮动 扩散节点分开的电荷溢出电容器，其中所述耦合栅极结构还包括：第三转移 晶体管，所述第三转移晶体管将所述溢出电荷的第三部分从所述第二组至少 一个光电二极管路由到所述电荷溢出电容器，其中在第一间隔期间使所述第 一转移晶体管的第一控制信号生效，其中在第二间隔期间使所述第二转移晶 体管的第二控制信号生效，其中在第三间隔期间使所述第三转移晶体管的第 三控制信号生效，并且其中所述第一间隔、所述第二间隔和所述第三间隔不 重叠。

根据本实用新型的一个方面，提供一种图像传感器，包括：图像传感器 像素阵列，其中所述图像传感器像素中的每一个包括：具有至少两个相应光 电二极管的至少两个子像素；从所述至少两个光电二极管中的给定的一者接 收溢出电荷的至少一个存储节点；以及耦接在所述给定的光电二极管与所述 至少一个存储节点之间的转移门。

在一个实施例中，所述至少两个子像素中的一者嵌套在所述至少两个子 像素中的另一者内，并且其中所述至少一个存储节点包括：浮动扩散节点； 以及与所述浮动扩散节点分开的溢出电荷存储节点。

在一个实施例中，所述转移门包括耦接在所述给定的光电二极管与所述 浮动扩散节点之间的第一转移门，并且其中所述图像传感器像素中的每一个 还包括：耦接在所述给定的光电二极管与所述溢出电荷存储节点之间的第二 转移门。

本实用新型解决的一个技术效果是提供改善的图像像素和改善的图像 传感器。

附图说明

图1为根据一个实施方案的示例性电子设备的示意图。

图2为根据一个实施方案的内部子像素具有圆形光收集表面的嵌套子 像素的表面视图。

图3为根据一个实施方案的内部子像素具有矩形光收集表面的嵌套子 像素的表面视图。

图4为根据一个实施方案在被布置成网格布局的内部子像素组和外部 子像素组的每个子像素上方的微透镜布置的示意图。

图5为根据一个实施方案的具有不同光敏感度的嵌套子像素的动态范 围图，具体示出了在来自嵌套子像素中的光电二极管之一的溢出电荷存储在 单独的存储区中时可被捕获的响应段。

图6为根据一个实施方案的双光电二极管像素电路的示意图，该双光电 二极管像素电路将溢出电荷存储在单独的存储区中，从而捕获图5的响应段。

图7为根据一个实施方案的示例性步骤的流程图，可执行这些步骤以操 作图6的像素电路。

图8为根据一个实施方案的具有不同光敏感度的嵌套子像素的动态范 围图，具体示出了在使用闪烁抑制时序方案存储来自嵌套子像素中的光电二 极管之一的溢出电荷时可被捕获的响应段。

图9A为根据一个实施方案的示例性耦合栅极结构电路的示意图。

图9B为根据一个实施方案的的时序图，示出了示例性3晶体管耦合栅 极结构中的相关信号行为。

图9C为根据一个实施方案的双光电二极管像素电路的示意图，该双光 电二极管像素电路包括图9A的耦合栅极结构电路。

图10为根据一个实施方案的示例性步骤的流程图，可执行这些步骤以 操作图9C的像素电路。

图11A为根据一个实施方案的示例性4晶体管耦合栅极结构电路的示 意图。

图11B为根据一个实施方案的的时序图，示出了示例性4晶体管耦合栅 极结构中的相关信号行为。

图11C为根据一个实施方案的双光电二极管像素电路的示意图，该双光 电二极管像素电路包括图11A的耦合栅极结构电路。

图12为根据一个实施方案的示例性步骤的流程图，可执行这些步骤以 操作图11C的像素电路。

具体实施方式

本实用新型的实施方案涉及图像传感器，并且更具体地讲，涉及具有各 自包括多个子像素结构的像素的图像传感器。本领域技术人员应该认识到， 本实用新型的示例性实施方案可在缺少一些或所有这些具体细节的情况下 实施。在其他情况下，为了避免不必要地模糊本实用新型的实施方案，未详 细描述熟知的操作。

电子设备诸如数字相机、计算机、移动电话和其他电子设备包括图像传 感器，该图像传感器收集入射光以捕获图像。图像传感器可包括图像像素阵 列。图像传感器中的图像像素可包括光敏元件，诸如将入射光转换成电荷的 光电二极管。可存储电荷并将电荷转换成图像信号。图像传感器可具有任何 数量(如，数百或数千或更多)的像素。典型的图像传感器可(例如)具有 数十万或数百万像素(如，百万像素)。图像传感器可包括控制电路，诸如 用于操作成像像素的电路，以及用于读出光敏元件生成的电荷对应的图像信 号的读出电路。

图像传感器可设置有多光电二极管图像像素(本文有时称为环形光电二 极管像素、环形图像像素、环形像素、嵌套子像素、超像素、图像像素或像 素)的一个或多个阵列。多光电二极管图像像素可包括衬底中形成且彼此相 邻的光敏元件。每个多光电二极管图像像素可具有两个、三个、五个、九个 或任何其他合适数量的光电二极管。每个环形像素中的多个光电二极管可分 组为外部子像素组和内部子像素组。可能希望环形像素的外部子像素组比内 部子像素组对入射光更敏感。外部子像素组可包括一个、两个、四个、八个 或任何其他合适的子像素。内部子像素组可包括一个或多个子像素。一个或 多个微透镜或其他光导结构可形成在多子像素图像像素上方，以将光导向至 外部子像素组中的一个或多个光电二极管。

图1为示例性电子设备的示意图，该电子设备使用图像传感器捕获图 像。图1的电子设备10可为便携式电子设备，诸如相机、移动电话、摄像 机或捕获数字图像数据的其他成像设备。相机模块12可用于将入射光转换 成数字图像数据。相机模块12可包括一个或多个镜头14以及一个或多个对 应的图像传感器16。在图像捕获操作期间，来自某个场景的光可通过镜头 14聚焦到图像传感器16上。图像传感器16将对应的数字图像数据提供给处 理电路18。图像传感器16可以(例如)是背照式图像传感器。如果需要， 相机模块12可设置有镜头14的阵列和对应图像传感器16的阵列。

控制电路诸如存储和处理电路18可包括一个或多个集成电路(如，图 像处理电路、微处理器、诸如随机存取存储器和非易失性存储器的存储设备 等)，并且可使用与相机模块12分开和/或形成相机模块12的一部分的组件 (如，形成包括图像传感器16的集成电路或者与图像传感器16相关的模块 12内的集成电路的一部分的电路)来实施。可使用处理电路18处理和存储 已被相机模块12捕获的图像数据。如果需要，已处理图像数据可使用耦接 至处理电路18的有线和/或无线通信路径提供给外部设备(如，计算机或其 他设备)。处理电路18可用于控制图像传感器16的操作。

图像传感器16可包括图像像素22的一个或多个阵列20。可使用互补金 属氧化物半导体(CMOS)技术或电荷耦接设备(CCD)技术或任何其他合适的 光敏设备，在半导体衬底中形成图像像素22。图像像素22可为前照式(FSI) 图像像素或背照式(BSI)图像像素。图像像素22可包括一个或多个子像素。 图像像素22中的每个子像素可具有光电二极管或光电二极管区以及用于光 电二极管或光电二极管区的读出电路。与给定的子像素中的每个光电二极管 或光电二极管区相关联的读出电路可包括转移门、浮动扩散区和重置门。子 像素之间的隔离区也可被视为在其间形成隔离结构的子像素中的任一者或 两者的一部分。

图像传感器16可设置有控制电路，该控制电路将像素供电电压(诸如 VAA)、像素接地电压、中间固定电压(即，VAA与像素接地电压之间的 固定电压)和控制信号提供给每个图像像素22中的像素电路的晶体管。传 感器控制电路可为转移晶体管、电荷溢出转移晶体管、重置晶体管、行选择 晶体管、抗光晕晶体管、或一般地耦接到像素的像素电路或像素读出电路中 的任何晶体管提供控制信号。

图2为阵列20的像素22中的嵌套子像素200的表面视图。嵌套子像素 200可为图3和图4的嵌套子像素的替代实施方案。图2的嵌套子像素200 的表面视图可被称为嵌套子像素200的光收集区域(LCA)的示意图。嵌套子 像素200可对应于具有用于捕获相同光谱光的相关像素电路的光电二极管。 例如，嵌套子像素200可用于捕获红色、绿色、蓝色、青色、洋红色、黄色、 近红外、红外或任何其他光谱的光。单个红色、绿色、蓝色、青色、洋红色、 黄色、近红外、红外或透明滤色器可在嵌套子像素200上方形成。在某些实 施方案中，在嵌套子像素200上方形成的滤色器可具有色光通过的区域以及 透明区域(即，可见光或可见光谱之外的全光谱光通过的区域)。

图2中所示的嵌套子像素200可包括在阵列20的像素22的子集中，或 包括在阵列20的所有像素22中。图2的嵌套子像素200可包括第一子像素 202，其可被称为内部子像素202。内部子像素202可被第二子像素204完全 包围，后者可被称为外部子像素204。内部子像素202和外部子像素204可 对应于半导体衬底中的n型掺杂光电二极管区以及衬底中的相应子像素电 路，诸如耦接到子像素202和204中的光电二极管区的、嵌套子像素200的 转移门、浮动扩散区和重置门。半导体衬底(未示出)可以是由硅或任何其 他合适半导体材料制成的本体p型衬底。

内部子像素202中的光电二极管在表面处可具有圆形形状。换句话讲， 内部子像素202的光收集区域为圆形区域。在表面处，内部子像素202可具 有直径S1。例如，内部子像素202中的光电二极管的直径S1可为1微米， 但可另选地为任何其他尺寸而不脱离本实用新型实施方案的范围。外部子像 素204在表面处可具有正方形外边界和圆形内边界。由图2中所示外部子像 素204的正方形外边界和圆形内边界包围的区域可对应于外部子像素204的 光收集区域。与内部子像素202的外边界相比，外部子像素204在表面处的 圆形内边界可具有相似的形状但更大的尺寸(即，外部子像素204的圆形内 边界具有大于直径S1的直径S1’)。如图2中所示，外部子像素204的侧面 之一的长度为S2。例如，S2可为3微米，但可另选地为任何其他尺寸而不 脱离本实用新型实施方案的范围。长度S2优选地大于长度S1。外部子像素 204在图2中示出为具有正方形外边界，但可另选地具有矩形外边界。

在内部子像素202与外部子像素204之间，可形成隔离区206。隔离区 206可能没有与像素22或其子像素202和204相关的任何电路。隔离区206 可将给定的子像素组中的单独子像素彼此分隔开，并且还可将不同相应子像 素组中的单独子像素彼此分隔开。隔离区206可包括不同类型的隔离设备， 诸如沟槽隔离结构、掺杂半导体区、金属阻挡结构或任何其他合适的隔离设 备。

内部子像素202可具有对入射光的更低敏感度，并且可被称为具有比外 部子像素204更低敏感度的光收集区域。内部子像素202和外部子像素204 的相应掺杂浓度可不同，或它们可相同。例如，内部子像素202中的光电二 极管区的掺杂浓度可被调整成降低内部子像素202对光的敏感度。然而，为 了简洁地阐释并强调嵌套子像素200的特性，将假定子像素202和204具有 掺杂浓度相同的光电二极管。内部子像素202比外部子像素204对入射光的 敏感度更低可能是内部子像素202的光收集区域比外部子像素204的光收集 区域更小的结果。

一个或多个微透镜(未在图2中示出)可在图2的嵌套子像素200上方 形成，以将光导向外部子像素204。所述一个或多个微透镜可在滤色器上方 形成，而滤色器在嵌套子像素200上方形成(未在图2中示出)。为了将光 导向外部子像素204，所述一个或多个微透镜可仅在外部子像素204上方形 成。然而，在一些实施方案中，将光导向外部子像素204的所述一个或多个 微透镜可与子像素202的光收集区域部分重叠。将光导向外部子像素204可 进一步提高外部子像素204的光收集区域相对于内部子像素302的光收集区 域的敏感度而言的敏感度。换句话讲，因为入射到嵌套子像素200上的光被 导向外部子像素204的量大于被导向内部子像素202的量，所以内部子像素 202被称作具有比外部子像素204更低敏感度的光收集区域。

当在嵌套子像素200上方形成单个滤色器时，内部子像素202和外部子 像素204接收相同颜色的入射光210。子像素202和204之间的电串扰因此 是接收相同颜色的光的子像素之间的串扰，并因此可在嵌套子像素200所在 处的像素22的读出之前或之后加以管理。

当第一子像素结构被称作嵌套在第二子像素结构内时，第一子像素结构 应被第二子像素结构横向地包围，如至少图2至图4中所示。以图2为例， 应当理解，外部子像素结构204横向地包围内部子像素结构202。换句话讲， 除了在内部子像素202的表面216和218处之外，外部子像素204包围内部 子像素202(即，外部子像素204横向地包围内部子像素202)。当第一子 像素结构被称作嵌套在第二子像素结构内时，在第一子像素和第二子像素之 间的区域中还不应形成另外的中间像素或子像素。同样，以图2为例，应当 理解，子像素202和204之间的任何空间都没有另外的像素或子像素结构。

当两个子像素之一横向地包围另一个子像素时以及当两个子像素之间 的任何空间都没有任何其他像素或子像素结构时，这两个子像素可被适当地 视为是嵌套的。当第一子像素以上述意义嵌套在第二子像素内时，第二子像 素也可被称作“紧接包围”第一子像素。

虽然嵌套或“紧接包围”的上述定义是结合两个子像素描述的，但子像素 组也可被适当地视为紧接包围另一个子像素或子像素组。当子像素被包括多 个子像素的子像素组横向地包围时，以及当该子像素与该子像素组之间的任 何空间都没有任何其他子像素或像素时，该子像素被该子像素组紧接包围或 嵌套在该子像素组内。以类似方式，第一子像素组可被第二子像素组紧接包 围或嵌套在第二子像素组内。

像素的最内子像素结构的光收集区域可影响或有助于决定其内嵌套有 最内子像素结构的像素中的另外的子像素结构的形状。如可从图2中看出， 例如，内部子像素202的光收集区域的形状决定外部子像素204的光收集区 域的形状。具体地讲，因为内部子像素202的外边界(即，内部子像素202 与隔离区206或外部子像素204的界面)为圆形的，所以外部子像素204的 内边界也具有圆形形状。当如上所述，像素具有任何数量的嵌套子像素时， 最内子像素或子像素组的光收集区域的形状可为椭圆形的、圆形的(如图2 中所示)、矩形的或正方形的(如图3中所示)。像素在其可具有的嵌套子 像素的数量方面并不受其最内子像素的光收集区域的形状限制。换句话讲， 嵌套子像素的数量可增加，而不管最内子像素是椭圆形、圆形、矩形还是正 方形的。一般而言，当子像素组或单独子像素被称为具有椭圆形形状时，该 子像素组或单独子像素可具有圆形形状或任何其他椭圆形形状。类似地，当 子像素组或单独子像素被称为具有矩形形状时，该子像素组或单独子像素可 具有正方形形状或任何其他矩形形状。

图3为阵列20的像素22中的嵌套子像素300的表面视图。嵌套子像素 300可为图2和图4的嵌套子像素的替代实施方案。图3的嵌套子像素300 的表面视图可被称为嵌套子像素300的光收集区域(LCA)的示意图。嵌套子 像素300可对应于用于捕获相同光谱光的子像素。例如，嵌套子像素300可 用于捕获红色、绿色、蓝色、青色、洋红色、黄色、近红外、红外或任何其 他光谱的光。单个红色、绿色、蓝色、青色、洋红色、黄色、近红外、红外 或透明滤色器可在嵌套子像素300上方形成。在某些实施方案中，在嵌套子 像素300上方形成的滤色器可具有色光通过的区域以及其他透明区域(即， 可见光谱光通过的区域)。

图3中所示的嵌套子像素300可包括在阵列20的像素22的子集中，或 包括在阵列20的所有像素22中。图3的嵌套子像素300可包括第一子像素 302，其可被称为内部子像素302。内部子像素302可被第二子像素304完全 包围，后者可被称为外部子像素304。内部子像素302和外部子像素304可 对应于半导体衬底中的n型掺杂光电二极管区以及衬底中的相应子像素电 路，诸如耦接到子像素302和304中的光电二极管区的、嵌套子像素300的 转移门、浮动扩散区和重置门。半导体衬底(未示出)可以是由硅或任何其 他合适半导体材料制成的本体p型衬底。

内部子像素302在表面处可具有正方形形状。换句话讲，内部子像素 302的光收集区域为正方形区域。一般而言，内部子像素302可具有矩形光 收集区域。在表面处，内部子像素302可具有宽度S5。例如，内部子像素 302的宽度S5可为1微米，但可另选地为任何其他尺寸而不脱离本实用新型 实施方案的范围。外部子像素304在表面处可具有正方形外边界和正方形内 边界。由图3中所示外部子像素304的正方形外边界和内边界包围的区域可 对应于外部子像素304的光收集区域。与内部子像素302的外边界相比，外 部子像素304在表面处的正方形内边界可具有相似的形状但更大的尺寸(即， 外部子像素304的正方形内边界具有大于宽度S5的宽度S5’)。如图3中所 示，外部子像素304的外边界的侧面之一的长度为S6。例如，S6可为3微 米，但可另选地为任何其他尺寸而不脱离本实用新型实施方案的范围。宽度 S6任选地大于宽度S5和S5’。外部子像素304在图3中示出为具有正方形 外边界，但可另选地具有矩形外边界。类似地，内部子像素302的外边界和 外部子像素304的内边界也可为矩形。

在内部子像素302与外部子像素304之间，可形成隔离区306。隔离区 306可能没有与像素22或其子像素302和304相关的任何电路。隔离区306 可将给定的子像素组中的单独子像素彼此分隔开，并且还可将不同相应子像 素组中的单独子像素彼此分隔开。隔离区306可包括不同类型的隔离设备， 诸如沟槽隔离结构、掺杂半导体区、金属阻挡结构或任何其他合适的隔离设 备。

内部子像素302可具有对入射光的更低敏感度，并且可被称为具有比外 部子像素304更低敏感度的光收集区域(或更简单地，尺寸)。内部子像素 302和外部子像素304的相应掺杂浓度可不同，或它们可相同。例如，内部 子像素302中的光电二极管区的掺杂浓度可被调整成降低内部子像素302对 光的敏感度。然而，为了简洁地阐释并强调嵌套子像素300的特性，将假定 子像素302和304具有掺杂浓度相同的光电二极管。内部子像素302比外部 子像素304对入射光的敏感度更低可能是内部子像素302的光收集区域比外 部子像素304的光收集区域更小的结果。出于阐释实施方案的目的，将假定 相对于外部子像素304的光敏感度而言内部子像素302的光敏感度更低是由 于相对于外部子像素304而言内部子像素302的尺寸更小，或更具体地讲， 光收集区域更小。

一个或多个微透镜(未在图3中示出)可在图3的嵌套子像素300上方形成，以将光导向外部子像素304。所述一个或多个微透镜可在滤色器上方形成，而滤色器在嵌套子像素300上方形成(未在图3中示出)。为了将光导向外部子像素304，所述一个或多个微透镜可仅在外部子像素304上方形成。然而，在一些实施方案中，将光导向外部子像素304的所述一个或多个微透镜可与子像素302的光收集区域部分重叠。将光导向外部子像素304可进一步提高外部子像素304的光收集区域相对于内部子像素302的光收集区 域的敏感度而言的敏感度。换句话讲，因为入射到嵌套子像素300上的光被 导向外部子像素304的量大于被导向内部子像素302的量，所以内部子像素 302被称作具有比外部子像素304更低敏感度的光收集区域。

图3示出了内部子像素302与外部子像素304之间的隔离区306。隔离 区306可垂直于嵌套子像素300的光收集表面316。当隔离区306垂直于表 面316时，隔离区306与表面316之间的角度314可为90度，并且在表面 316处跨内部子像素302的长度可与在相对表面318处跨内部子像素302的 长度相同。另选地，某些制造工艺中的设计考虑或实施限制可导致隔离区306 与表面316之间的角度314大于或小于90度。当角度314不为90度时，在 表面316处跨内部子像素302的长度可与在表面318处跨内部子像素302的 长度不同。

在光收集间隔期间，入射到嵌套子像素300上的光310可被内部子像素 302和外部子像素304吸收。如上文结合图3所述，外部子像素304具有比 内部子像素302更敏感的光收集区域，原因至少在于外部子像素304的尺寸 更大，并且嵌套子像素300上形成的所述一个或多个微透镜将电荷导向外部 子像素304(或等效地，远离内部子像素302)。由于外部子像素304具有 更敏感的光收集区域，在暴露于入射光310之后外部子像素304中的光生电 荷数量可大于在暴露于入射光310之后内部子像素302中的光生电荷数量。

外部光电二极管304中的光生电荷可泄漏或扩散穿越隔离区306进入到 内部子像素302中。隔离区306可具有通过边界307分隔开的第一区域和第 二区域。隔离区306中所用的隔离设备可包括可在隔离区306的第一区和第 二区之一者或两者中形成的各种类型的隔离结构，诸如沟槽隔离结构、掺杂 半导体区和金属阻挡层。当在隔离区306的第一区和第二区两者中形成相同 类型的隔离设备时(即，当在隔离区206中形成单种隔离设备类型时)，区 域306中的隔离设备可为连续的。当具有高度h3的隔离区306的第一区中 的隔离设备类型不同于具有高度h4的隔离区306的第二区中的隔离设备类 型时，区域306中的隔离设备对于嵌套子像素300中的光电二极管的深度而 言可为不连续的。

电荷从子像素的一个光电二极管区泄漏到另一个子像素的另一个光电 二极管区中一般被称为电串扰。由于在嵌套子像素300上方形成单个滤色器， 内部子像素302和外部子像素304接收相同颜色的入射光310。因此，从外 部光电二极管304扩散或泄漏穿越隔离区306而进入到内部子像素302中的 光生电荷，对应于在内部光电二极管302中响应产生光生电荷的相同颜色而 产生的电荷。子像素302和304中的光电二极管区之间的电串扰因此是接收 相同颜色的光的光电二极管之间的串扰，并因此是可管理的。可在嵌套子像 素300所在处的像素22的读出期间，或在嵌套子像素300所在处的像素22 的读出之后，对子像素302和304中的光电二极管之间的电串扰加以考虑或 管理。

电荷从外部子像素304穿越其中而泄漏或扩散到内部子像素302的隔离 区306界面的面积可取决于隔离区306与表面316之间的角度314。当角度 314小于或大于90度时，表面306的面积增加，从而增加子像素302和304 之间电串扰的量，因为光生电荷可扩散的面积(即，隔离区306的界面面积) 增加。

虽然图2和图3的示例分别涉及具有椭圆形和矩形内部子像素的嵌套像 素，但嵌套子像素的内部子像素可具有任何形状。例如，嵌套子像素的内部 子像素可具有五边形、六边形、七边形或八边形形状。一般来讲，内部子像 素可具有任何多边形形状。由于内部子像素的形状决定其嵌套于其中的子像 素的内边界的形状，包围内部子像素的嵌套子像素的形状也可为任何多边形 形状。最外嵌套子像素的外边界(即，像素22的外边界)可具有菱形形状、 正方形形状、矩形形状或任何其他合适的多边形形状。

图4示出了圆形微透镜在嵌套子像素450上方的布置。嵌套子像素450 被示出为具有正方形图像像素的3×3阵列。嵌套子像素450外围的八个正方 形子像素404可被视为包围内部子像素402的外部子像素组。一般而言，外 部子像素组中的子像素404不必为正方形，但仍可具有相等尺寸。外部子像 素组中的子像素404可各自具有与内部子像素402相同的尺寸。以这种方式 观察时，具有嵌套子像素的像素450可被看作图3实施方案的变型，其中外 部子像素304已被分成八个区段，或被分成子像素404-1、404-2、404-3、404-4、 404-5、404-6、404-7和404-8。子像素404-1、404-2、404-3、404-4、404-5、 404-6、404-7和404-8可被统称为外部子像素组404。圆形微透镜440的布 置可对应于微透镜对每个子像素的一对一布置。可在外部子像素组404中的 子像素404-1、404-2、404-3、404-4、404-5、404-6、404-7和404-8上方分 别形成微透镜440-1、440-2、440-3、440-4、440-5、440-6、440-7和440-8。

微透镜440在外部组404中的子像素上方的布置可将光导向至外部子像 素组404。具体地讲，每个微透镜440可仅将光导向至该微透镜在其上方形 成的外部子像素组1004中的相应子像素。相对于根本未形成微透镜440的 布置方式而言，如图4中所示的微透镜440的布置可提高外部子像素组404 的光收集区域的敏感度。在图4中所示的像素450中，可省略内部子像素402 上方的微透镜，以避免提高内部子像素402的光收集区域的敏感度。然而， 如果需要，可在内部子像素402上方形成微透镜。

如上文结合图2至图4所述，像素200、300和450可包括至少一个内 部子像素组和至少一个外部子像素组，所述至少一个内部子像素组包括一个 或多个内部子像素202/302/402，所述至少一个外部子像素组包括一个或多 个外部子像素204/304/404，其中可嵌套有一个或多个内部子像素 202/302/402。在内部子像素202/302/402每一者中，可存在第一光电二极管。 在外部子像素204/304/404每一者中，可存在第二光电二极管。在图4的像 素450的示例中，子像素组404中的子像素404-1到404-8每一者可包含相 应光电二极管。一般而言，出于描述与图2至图4的嵌套子像素结合使用的 像素电路的目的，可假定给定的子像素组中的光电二极管全部并联连接，因 此有效地充当给定的子像素组的单个光电二极管。例如，在图4的嵌套子像 素450的情况下，可假定子像素404-1到404-8中的光电二极管每一者均并 联连接，因此充当单个光电二极管。

图5示出了具有不同光敏感度的嵌套子像素的动态范围图，具体示出了 在来自嵌套子像素中的光电二极管之一的溢出电荷存储在存储区中时可捕 获的响应段。如上文结合图2至图4所述，相对于嵌套子像素的外部子像素 或子像素组中的一个或多个光电二极管而言，嵌套子像素的内部子像素中的 光电二极管可具有对入射光更低的敏感度。如上文为了描述图2至图4而作 出的假定，敏感度的差异可能主要是由于内部子像素的光收集区的面积与外 部子像素的光收集区的面积的差异，其中内部子像素(和内部子像素中的光 电二极管)一般具有比外部子像素或子像素(和其中的一个或多个光电二极 管)更小的光收集区面积。

线502可示出嵌套子像素的外部子像素中的光电二极管的响应E1，或 在外部子像素组包括不止一个子像素时嵌套子像素的外部子像素组中的多 个光电二极管的聚合响应。线504(即，用附图标号504标记的实线)可示 出E2响应，其中E2表示嵌套子像素的内部子像素中的光电二极管。如从图 5中显而易见的是，对于任何给定的强度的入射光而言，外部子像素或子像 素组中的一个或多个光电二极管的响应E1大于内部子像素中的一个或多个 光电二极管的响应E2。线506(即，用附图标号506标记的虚线)可示出与 电荷溢出量(即，“E2溢出”)合并的内部子像素中的光电二极管的E2响应， 该电荷溢出量是超过内部子像素中的光电二极管的最大阱容的量。由于相对 于外部子像素或子像素组而言内部子像素的占有面积更小，因此相对于外部 子像素中的光电二极管的最大阱容(或包括不止一个子像素的外部子像素组 中的光电二极管的聚合最大阱容)而言内部子像素可具有更低的最大阱容。

虽然内部子像素中的光电二极管可能无法存储超出其最大阱容(即，超 过示出E2响应的线504的高度)的响应的电荷，但可能希望在超过内部子 像素中的光电二极管的容量时将溢出响应508存储在另一个存储区中。当溢 出响应508存储在与内部子像素中的光电二极管分开的电荷存储区中时，单 独电荷存储区中的响应仅可在E2响应(即，内部子像素中的光电二极管的 响应)已达到内部子像素中的光电二极管的最大阱容之后生成。

图6示出了像素电路，该像素电路可通过将从内部子像素光电二极管 PD2溢出的电荷存储在溢出电容器Cov 612中而实现图5的线508所示的溢 出电荷存储。溢出电容器Cov 612的一端可耦接到位于串联连接的重置晶体 管610和溢出电荷转移晶体管608之间的节点，而溢出电容器Cov 612的另 一端可连接到固定电势源极622。固定电势源极622可以以像素供电电压 VAA、像素接地电压或任何其他合适的电压保持/提供。内部子像素光电二 极管电路654可包括内部子像素光电二极管PD2以及受到栅极信号TX2控 制的内部子像素光电二极管转移晶体管602。内部子像素光电二极管电路654 可耦接到浮动扩散节点690，其中浮动扩散电容由浮动扩散电容器Cfd 614 表示。而且，耦接到浮动扩散节点690的还可是外部子像素光电二极管电路 652。外部子像素光电二极管电路652可包括外部子像素光电二极管PD1与 像素电压源VAA之间的抗光晕晶体管604。耦接在外部子像素PD1与浮动 扩散节点690之间，可形成转移晶体管606。

溢出电荷转移晶体管608可耦接在浮动扩散节点690与重置晶体管610 之间。源极跟随器晶体管616的栅极端子也可耦接到浮动扩散节点690。源 极跟随器晶体管616的第一源极-漏极端子可耦接到像素电压源VAA，而源 极跟随器晶体管616的第二源极-漏极端子可耦接到行选择晶体管618。行选 择晶体管618可耦接在源极跟随器晶体管616的第二源极-漏极端子与像素输 出线620(也在图6中标记为PIXOUT)之间。当内部或外部子像素组中存 在多个光电二极管时，与内部或外部子像素组相关联的光电二极管可分别在 PD2或PD1的位置中并联连接。另选地，光电二极管(诸如子像素404-1到 404-8中的那些)每一者可设置有相应转移门606和抗光晕晶体管604。换句 话讲，当外部子像素组包括多个光电二极管时，外部光电二极管转移电路652 可针对外部子像素组中的光电二极管每一者进行复制，并且并联连接。类似 地，每当内部子像素组包括多个光电二极管时，内部光电二极管转移电路654 都可针对内部子像素组中的光电二极管每一者进行复制，并且并联连接。针 对内部和外部子像素组中的光电二极管每一者分别复制内部光电二极管转 移电路654和外部光电二极管转移电路652，可允许内部或外部子像素组中 的光电二极管每一者的独立读出。

图6的像素电路可使用图7中所示的方法操作。在图7的步骤702中， 可将电荷聚积在外部子像素或子像素组的光电二极管PD1中。如上所述，当 外部子像素组包含不止一个子像素(并因此包含不止一个光电二极管)时， 为简洁起见，可假定所述不止一个子像素的光电二极管并联连接，从而有效 地充当由图6中的PD1表示的单个光电二极管。然而，如上所述，光电二极 管转移电路652/654可分别针对外部/内部子像素组中的光电二极管每一者进 行复制并且并联连接，从而所述光电二极管每一者能够使其相关联的电荷被 独立地转移和读出。在步骤702中，可响应于入射到外部子像素或子像素组 的光收集区域的入射光而聚积电荷。

在图7的步骤704中，可将电荷聚积在内部子像素的光电二极管PD2 中。在步骤702中，可响应于入射到内部子像素的光收集区域的入射光而聚 积电荷。步骤702和704可同时进行。

在图7的步骤706中，可将提供给抗光晕晶体管604的AB控制电压保 持在小于像素供电电压VAA的中间电压，以便将在PD1已聚积等于PD1最 大阱容的电荷量之后PD1中聚积的过量电荷路由到耦接到抗光晕晶体管604 的电压源端子VAA。作为将抗光晕晶体管604栅极保持在小于像素供电电 压VAA的中间电压的替代方案，可使晶体管604的栅极周期性地生效为 VAA(或小于VAA的中间电压)，然后解除生效为像素接地电压。使提供 给抗光晕晶体管604的AB控制电压生效为VAA或小于VAA的中间电压， 可将PD1光电二极管中聚积的过量电荷路由到像素电压源，从而从PD1光 电二极管汲取(即，舍弃)这些过量电荷。

在图7的步骤708中，可使提供给溢出电荷转移电容器608的DCG控 制电压生效，同时任选地，使提供给转移晶体管602的TX2电压部分地生效 (即，保持在小于像素供电电压VAA的电压电平)，以便将在PD2已聚积 等于PD2最大阱容的电荷量之后PD2中聚积的过量电荷(即，图5的“E2 溢出”电荷)路由到溢出电容器Cov 612和浮动扩散节点609(即，电容Cfd 614)。另选地，可使提供给转移晶体管602的TX2电压周期性地生效(为 像素供电电压电平VAA或低于VAA的电压电平)，然后解除生效为像素接 地电压。在一些实施方案中，大于像素供电电压VAA的电压可作为TX2电 压施加(恒定地或周期性地产生脉冲)。TX2电压作为小于VAA、等于VAA 或大于VAA的电压施加(恒定地或周期性地产生脉冲)可被称为设定晶体 管602的溢出阈值。以这种方式，过量PD2电荷并不像过量PD1电荷那样 在步骤706中被舍弃，而是存储在Cov电容器612和Cfd电容器614中(即， 溢出电荷分布在浮动扩散电容器614与溢出电容器612之间)。步骤706和 708可分别与步骤702和704同时执行。

在步骤702-708之后进行的步骤710处，可读出存储在Cov电容器612 和浮动扩散电容Cfd 614中的PD2溢出电荷。读出存储在Cov电容器612和 浮动扩散电容Cfd 614中的电荷可通过以下方式进行：使提供给行选择晶体 管618的RS栅极控制信号生效，同时也使溢出电荷转移电容器608栅极控 制信号DCG生效。在步骤710的读出期间，可使栅极电压TX1和TX2解除 生效。在步骤710的读出之后(即，在已使行选择晶体管618栅极控制RS 生效，从而读出与Cov电容器612和Cfd电容器614上的电荷成比例的信号 之后)，可使提供给重置晶体管610的RST栅极控制信号生效，从而重置 Cov电容器612和Cfd电容器614。步骤710的读出可对应于第一响应段， 诸如图5的E2溢出响应508。

在步骤712处，可读出存储在PD1和PD2中的相应电荷。读出存储在 PD1和PD2中的电荷的顺序可有所不同。具体地讲，在某些实施方案中，可 先读出存储在PD1的电荷，再读出PD2中的电荷，而在其他实施方案中， 可先读出存储在PD2中的电荷，再读出PD1中的电荷。读出PD1或PD2的 电荷可通过以下方式实现：使与PD1或PD2相关联的转移晶体管的栅极控 制信号生效(即，使TX1生效以便读出PD1，并使TX2生效以便读出PD2)， 同时使提供给晶体管608的DCG控制信号解除生效，从而将电荷从PD1或 PD2路由到浮动扩散节点690(或等效地，Cfd电容器614)。读出存储在浮 动扩散电容Cfd 614中的PD1或PD2电荷可通过以下方式进行：使提供给行 选择晶体管618的RS栅极控制信号生效，同时使溢出电荷转移电容器608 栅极控制信号DCG解除生效。在步骤712中读出PD1存储的电荷和PD2存 储的电荷每一者之后(即，在已使行选择晶体管618栅极控制RS生效，从 而对PD1和PD2存储的电荷每一者读出与Cfd电容器614上的电荷成比例 的信号之后)，可使提供给重置晶体管610的RST栅极控制信号生效，从而 重置Cfd电容器614。步骤712中的读出可对应于第二响应段和第三响应段， 诸如图5的E1响应502和E2响应504。

图8示出了具有不同光敏感度的嵌套子像素的动态范围图，具体示出了 在使用闪烁抑制时序方案存储来自嵌套子像素中的光电二极管之一的溢出 电荷时可捕获的响应段。如上文结合图2至图4所述，相对于嵌套子像素的 外部子像素或子像素组中的一个或多个光电二极管而言，嵌套子像素的内部 子像素中的光电二极管可具有对入射光更低的敏感度。如上文为了描述图2 至图4而作出的假定，敏感度的差异可能主要是由于内部子像素的光收集区 的面积与外部子像素的光收集区的面积的差异，其中内部子像素(和内部子 像素中的光电二极管)一般具有比外部子像素或子像素(和其中的一个或多 个光电二极管)更小的光收集区面积。

线802可示出嵌套子像素的外部子像素中的光电二极管的响应E1，或 在外部子像素组包括不止一个子像素时嵌套子像素的外部子像素组中的多 个光电二极管的聚合响应。线804(即，用附图标号804标记的实线)可示 出E2响应，其中E2表示嵌套子像素的内部子像素中的光电二极管。如从图 8中显而易见的是，对于任何给定的强度的入射光而言，外部子像素或子像 素组中的一个或多个光电二极管的响应E1大于内部子像素中的一个或多个 光电二极管的响应E2。线806(即，用附图标号806标记的虚线)可示出 E2响应，其中E2表示与电荷溢出量(即，“E2溢出”)合并的内部子像素中 的光电二极管，该电荷溢出量是超过内部子像素中的光电二极管的最大阱容 的量。“E2溢出”线806可对应于非衰减的过量电荷，如果为所述光电二极管 给予更高的阱容，这些电荷将聚积在内部子像素的光电二极管中。由于相对 于外部子像素或子像素组而言内部子像素的占有面积更小，因此相对于外部 子像素中的光电二极管的最大阱容(或包括不止一个子像素的外部子像素组 中的光电二极管的聚合最大阱容)而言内部子像素可具有更低的最大阱容。

虽然内部子像素中的光电二极管可能无法存储超出其最大阱容(即，超 过E2响应线804的高度)的响应的电荷，但可能希望在超过内部子像素中 的光电二极管的容量时将溢出响应的部分808(即，“E2溢出”的部分，标记 为“E2溢出LFM”)存储在另一个存储区中。溢出响应的部分808可与实际 溢出响应806(“E2溢出”)成比例。具体地讲，溢出响应的部分808可等同 于按闪烁抑制常数缩放的实际溢出响应“E2溢出”(结合图9B的时序图更详 细描述)。按闪烁抑制常数缩放的溢出响应的部分808(即，“E2溢出LFM”) 也可被称为缩放溢出响应808。当缩放溢出响应808存储在与内部子像素中 的光电二极管分开的电荷存储区中时，单独电荷存储区中的响应仅可在E2 响应(即，内部子像素中的光电二极管的响应)已达到内部子像素中的光电 二极管的最大阱容之后生成。

图9A为示例性耦合栅极结构电路的示意图，该耦合栅极结构电路可包 括在嵌套子像素的像素电路中以捕获缩放溢出响应。耦合栅极结构998可包 括存储栅极晶体管902(本文有时称为阈值晶体管或存储栅极)、存储节点 993(本文有时称为临时存储节点)、转移晶体管994和存储节点重置晶体 管992。存储栅极902可耦接到光电二极管或除了存储节点993之外的存储 节点。存储节点993可以是钉扎存储节点，该存储节点能够完全耗尽(例如， 在电荷转移期间，所有电荷可从存储节点993移除)。耦合栅极可充当电荷 耦合器件结构。存储节点重置晶体管992可耦接到像素电压源或除了存储节 点993之外的存储节点。转移晶体管994可耦接到浮动扩散节点或除了存储 节点993之外的存储节点。

在像素的光电二极管中的电荷聚积期间，存储栅极902可接收处于中间 电压电平的信号SG，以便允许一些而并非所有电荷从光电二极管或从存储 节点通过存储栅极902溢出到临时存储节点993。转移晶体管994和存储节 点重置晶体管992可接收交替信号TX2和SG_RESET，使得临时存储节点 993中的溢出电荷被传递通过转移晶体管994或通过存储节点重置晶体管 992。

图9B为时序图，示出了可在图9A/9C的耦合栅极结构998中用于溢出 电荷路由和非溢出电荷转移的相关信号行为。时序图的区982表示在像素光 电二极管的电荷聚积周期的一部分期间的信号行为。在电荷聚积期间，信号 SG可保持处于中间电压电平V_M，而信号TX和SG_RESET可在相应低电压 电平V_L与高电压电平V_H之间交替。应当注意，每当信号TX处于高电压时， 信号SG_RESET可处于低电压，反之亦然。换句话讲，在电荷聚积期间，信 号SG_RESET和TX可具有交替波形。例如，从时间t₀到t₁(即，持续时间 D2)，信号TX处于V_H，而信号SG_RESET处于V_L。从时间t₁到t₂(即， 持续时间D3)，信号TX处于V_L，而信号SG_RESET处于V_H。持续时间 D2和D3可总计为信号行为的时段(即，持续时间D1)。可基于希望路由 到这两个路径任一者(即，分别通过晶体管994或通过晶体管992)的溢出 电荷的比例，改变TX的占空比(即，比率D2/D1)和SG_RESET信号的占 空比(即，比率D3/D1)。占空比可例如被设定为使得信号TX在时段D1 的大约12.5％(即，D2/D1为0.125)内被接通/生效，而信号SG_RESET在 时段D1的大约87.5％(即，D3/D1为0.875)内被接通。应当注意，在电荷 积聚期间，信号TX和信号SG_RESET可为互补信号，或者在需要时，可在 信号TX与信号SG_RESET的生效之间存在若干时段，在这些时段中两个信 号均被解除生效。

比率D2/D1的倒数(即，D1/D2)或TX信号的占空比的倒数可被称为 与图8的缩放响应808有关的闪烁抑制常数，并且可在图像像素的操作期间 调节。具体地讲，“E2溢出LFM”缩放溢出响应808可等于“E2溢出”响应曲 线806除以闪烁抑制常数(即，除以D1/D2或乘以D2/D2)。在TX信号的 占空比被设定为时段D1的12.5％(即，D2/D1为0.125)的示例中，“E2溢 出LFM”缩放溢出响应曲线808可等于“E2溢出”曲线806除以8或乘以0.125。

时序图的部分984表示当非溢出电荷从光电二极管转移到存储装置时 的信号行为。部分984可在从像素读出溢出信号之后发生。从时间t₃到时间 t₄，信号SG和TX可处于V_H，而信号SG_RESET被保持为低，使得来自光 电二极管的非溢出电荷仅沿着一条所需路径转移(例如，通过图9A中的转 移晶体管994)。使信号TX2和SG_RESET生效的相应间隔可不重叠。例 如，持续时间D2可不与持续时间D3重叠。换句话讲，每当使信号TX2生 效时，都可使信号SG_RESET解除生效，而每当使信号SG_RESET生效时， 都可使信号TX2解除生效。

图9C示出了可使用两个光电二极管捕获图8的三个响应段802、804 和808的示例性像素电路。可按上文结合图6的外部子像素光电二极管电路 652所述的方式操作图9C的外部子像素光电二极管电路952。内部子像素中 的光电二极管PD2可耦接到图9A的耦合栅极结构998，后者可按上文结合 图9B所述的方式操作。转移晶体管994可用于(在间隔D2期间)将电荷路 由到浮动扩散节点990，该浮动扩散节点具有由电容器Cfd 914表示的电容。 重置晶体管910可耦接到浮动扩散节点990，并且可用于在各读出操作之间 重置电容器Cfd 914上的电荷。可在电荷被路由到浮动扩散节点990时读出 像素响应段，该浮动扩散节点耦接到源极跟随器晶体管916的栅极端子，该 源极跟随器晶体管可具有耦接到像素电压源VAA的第一源极-漏极端子以及 耦接到行选择晶体管918的第二源极-漏极端子。当使提供给行选择晶体管 918的RS信号生效时，可在像素输出线PIXOUT 920上读出源极跟随器晶体 管916的第二源极-漏极端子处产生的电压。

当内部或外部子像素组中存在多个光电二极管时，与内部或外部子像素 组相关联的光电二极管可分别在PD2或PD1的位置中并联连接。另选地， 光电二极管(诸如子像素404-1到404-8中的那些)每一者可设置有相应转 移门906和抗光晕晶体管904。换句话讲，当外部子像素组包括多个光电二 极管时，外部光电二极管转移电路952可针对外部子像素组中的光电二极管 每一者进行复制，并且并联连接。类似地，每当内部子像素组包括多个光电 二极管时，内部耦合栅极结构998和光电二极管都可针对内部子像素组中的 光电二极管每一者进行复制，并且并联连接。针对内部和外部子像素组中的 光电二极管每一者分别复制带有光电二极管的耦合栅极结构998和外部光电 二极管转移电路952，可允许内部或外部子像素组中的光电二极管每一者的 独立读出。

图9C的像素电路可使用图10中所示的方法操作。在图10的步骤1002 中，可将电荷聚积在外部子像素或子像素组的光电二极管PD1中。如上所述， 当外部子像素组包含不止一个子像素(并因此包含不止一个光电二极管)时， 为简洁起见，可假定所述不止一个子像素的光电二极管并联连接，从而有效 地充当由图9C中的PD1表示的单个光电二极管。然而，如上所述，光电二 极管转移电路952和带有光电二极管PD2的耦合栅极结构998可分别针对外 部/内部子像素组中的光电二极管每一者进行复制并且并联连接，从而所述光 电二极管每一者能够使其相关联的电荷被独立地转移和读出。在步骤1002 中，可响应于入射到外部子像素或子像素组的光收集区域的入射光而聚积电 荷。

在图10的步骤1004中，可将电荷聚积在内部子像素的光电二极管PD2 中。在步骤1002中，可响应于入射到内部子像素的光收集区域的入射光而 聚积电荷。步骤1002和1004可同时进行。

在图10的步骤1006中，可将提供给抗光晕晶体管904的AB控制电压 保持在小于像素供电电压VAA的中间电压，以便将在PD1已聚积等于PD1 最大阱容的电荷量之后PD1中聚积的过量电荷路由到耦接到抗光晕晶体管 904的电压源端子VAA。作为将抗光晕晶体管904栅极保持在小于像素供电 电压VAA的中间电压的替代方案，可使晶体管904的栅极周期性地生效为 VAA(或小于VAA的中间电压)，然后解除生效为像素接地电压。使提供 给抗光晕晶体管904的AB控制电压生效为VAA或小于VAA的中间电压， 可将PD1光电二极管中聚积的过量电荷路由到像素电压源，从而从PD1光 电二极管汲取(即，舍弃)这些过量电荷。

可根据图9B的时序图执行步骤1008和1010，以便在电荷聚积在光电 二极管PD2中时选择性地路由溢出电荷。在步骤1008中，信号SG可保持 处于中间电压电平(恒定地或周期性地产生脉冲)，使得允许溢出电荷从光 电二极管PD2通过存储栅极902传递到临时存储节点993。在一些实施方案 中，大于或等于像素供电电压VAA的电压可作为SG电压施加(恒定地或 周期性地产生脉冲)。SG电压作为小于VAA、等于VAA或大于VAA的电 压施加(恒定地或周期性地产生脉冲)可被称为设定存储栅极晶体管902的 溢出阈值。

在步骤1010中，可将溢出电荷从临时存储节点993选择性地通过存储 栅极重置晶体管992路由到像素电压源VAA(在如图9B中所示的间隔D3 中)，或通过转移晶体管994路由到浮动扩散节点990(在如图9B中所示 的间隔D2中)。这种选择性路由可通过调制信号SG_RESET和信号TX以 使得这两个信号交替(例如，当SG_RESET为高时，TX为低，反之亦然) 来执行，如图9B中所示。

由于溢出电荷仅在周期性间隔D2期间路由到浮动扩散节点990，浮动 扩散节点990处的PD2溢出电荷可被称为缩放溢出电荷。具体地讲，转移到 浮动扩散节点990的溢出电荷量可按LFM比率D2/D1缩放，使得在步骤1010 之后在浮动扩散节点处存在D2/D1乘以总溢出电荷的量。在步骤1012处， 可读出这些缩放溢出电荷。读出存储在浮动扩散电容Cfd 914(即，浮动扩 散节点990)中的电荷可通过以下方式进行：使提供给行选择晶体管918的 RS栅极控制信号生效。在步骤1012的读出期间，可使栅极电压TX1和TX2 解除生效。在步骤1012的读出之后(即，在已使行选择晶体管918栅极控 制RS生效，从而读出与Cfd电容器914上的电荷成比例的信号之后)，可 使提供给重置晶体管910的RST栅极控制信号生效，从而重置Cfd电容器 914。步骤1012的读出可对应于第一响应段，诸如图8的缩放E2溢出响应 808。

在步骤1014处，可读出存储在PD1和PD2中的相应电荷。读出存储在 PD1和PD2中的电荷的顺序可有所不同。具体地讲，在某些实施方案中，可 先读出存储在PD1的电荷，再读出PD2中的电荷，而在其他实施方案中， 可先读出存储在PD2中的电荷，再读出PD1中的电荷。读出PD1或PD2的 电荷可通过以下方式实现：使与PD1或PD2相关联的转移晶体管的栅极控 制信号生效(即，使TX1生效以便读出PD1，并使TX2生效以便读出PD2)， 同时使提供给晶体管908的DCG控制信号解除生效，从而将电荷从PD1或 PD2路由到浮动扩散节点990(或等效地，Cfd电容器914)。读出存储在浮 动扩散电容Cfd 914中的PD1或PD2电荷可通过以下方式进行：使提供给行 选择晶体管918的RS栅极控制信号生效。在步骤1014中读出PD1存储的 电荷和PD2存储的电荷每一者之后(即，在已使行选择晶体管918栅极控制 RS生效，从而对PD1和PD2存储的电荷每一者读出与Cfd电容器914上的 电荷成比例的信号之后)，可使提供给重置晶体管910的RST栅极控制信号 生效，从而重置Cfd电容器914。步骤1014中的读出可对应于第二响应段和 第三响应段，诸如图8的E1响应802和E2响应804。

图11A为示例性四晶体管耦合栅极结构电路的示意图，该四晶体管耦 合栅极结构电路可包括在嵌套子像素的像素电路中以捕获多个缩放溢出响 应。耦合栅极结构1198可包括存储栅极晶体管1102(本文有时称为阈值晶 体管或存储栅极)、存储节点1193(本文有时称为临时存储节点)、第一转 移晶体管1194、第二转移晶体管1196和存储节点重置晶体管1192。存储栅 极1102可耦接到光电二极管或除了存储节点1193之外的存储节点。存储节 点1193可以是钉扎存储节点，该存储节点能够完全耗尽(例如，在电荷转 移期间，所有电荷可从存储节点1193移除)。耦合栅极可充当电荷耦合器 件结构。存储节点重置晶体管1192可耦接到像素电压源或除了存储节点 1193之外的存储节点。转移晶体管1194可耦接到浮动扩散节点或除了存储 节点1193之外的存储节点。

在像素的光电二极管中的电荷聚积期间，存储栅极1102可接收处于中 间电压电平的信号SG，以便允许一些而并非所有电荷从光电二极管或从存 储节点通过存储栅极1102溢出到临时存储节点1193。第一转移晶体管1194、 第二转移晶体管1196和存储节点重置晶体管1192可接收交替信号TX2、TX3 和SG_RESET，使得临时存储节点1193中的溢出电荷被传递通过第一转移 晶体管1194、第二转移晶体管1196或通过存储节点重置晶体管1192。

图11B为时序图，示出了可在图11A/11C的耦合栅极结构1198中用于 溢出电荷路由和非溢出电荷转移的相关信号行为。时序图的区1182表示在 像素光电二极管的电荷聚积周期的一部分期间的信号行为。在电荷聚积期 间，信号SG可保持处于中间电压电平V_M，而信号TX2、TX3和SG_RESET 可在相应低电压电平V_L与高电压电平V_H之间交替。应当注意，每当信号 TX2或TX3任一者处于高电压时，信号SG_RESET都可处于低电压。类似 地，每当信号SG_RESET或TX3任一者处于高电压时，信号TX2都可处于 低电压。最后，每当信号SG_RESET或TX2任一者处于高电压时，信号TX3 都可处于低电压。此外，TX2处于高电压的间隔(诸如间隔D2)可不与 SG_RESET处于高电压的间隔(诸如间隔D4)和TX3处于高电压的间隔(诸 如间隔D3)重叠。TX3处于高电压的间隔(诸如间隔D3)可不与SG_RESET 处于高电压的间隔(诸如间隔D4)和TX2处于高电压的间隔(诸如间隔D2) 重叠。SG_RESET处于高电压的间隔(诸如间隔D4)可不与TX2处于高电 压的间隔(诸如间隔D2)和TX3处于高电压的间隔(诸如间隔D3)重叠。

换句话讲，在电荷聚积期间，信号SG_RESET、TX2和TX3可具有交 替波形。例如，从时间t₀到t₁(即，持续时间D2)，信号TX2处于V_H，而 信号SG_RESET处于V_L，信号TX3也处于V_L。从时间t₁到t₂(即，持续时 间D3)，信号TX3处于V_H，而信号SG_RESET处于V_L，信号TX2也处于 V_L。从时间t₃到t₄(即，持续时间D4)，信号SG_RESET处于V_H，而信号 TX2处于V_L，信号TX3也处于V_L。持续时间D2、D3、D4可总计为信号行 为的时段(即，持续时间D1)。可基于希望路由到这三个路径任一者(即， 分别通过第一转移晶体管1194、第二转移晶体管1196或重置晶体管1192) 的溢出电荷的比例，改变TX2信号的占空比(即，比率D2/D1)、TX3信号 的占空比(即，比率D3/D1)和SG_RESET信号的占空比(即，比率D4/D1)。 占空比可例如被设定为使得信号TX2在时段D1的大约12.5％(即，D2/D1 为0.125)内被接通/生效，信号TX3在时段D1的大约25％(即，D3/D1为 0.25)内被接通/生效，而信号SG_RESET在时段D1的大约62.5％(即，D4/D1 为0.625)内被接通。应当注意，在电荷积聚期间，信号TX2、TX3和SG_RESET 可为互补信号，或者在需要时，可在信号TX2、TX3和SG_RESET的生效 之间存在若干时段，在这些时段中所有三个信号均被解除生效。

比率D2/D1或TX2信号的占空比可被称为像素电路的第一闪烁抑制常 数(或第一LFM比率)的倒数，并且可在图像像素的操作期间调节。比率 D3/D1或TX3信号的占空比可被称为像素电路的第二闪烁抑制常数的倒数， 并且也可在图像像素的操作期间调节。时序图的部分1184表示当非溢出电 荷从光电二极管转移到存储装置时的信号行为。部分1184可在从像素读出 溢出信号之后发生。从时间t₄到时间t₅，信号SG和TX2可处于V_H，而信号 SG_RESET被保持为低，使得来自光电二极管的非溢出电荷仅沿着一条所需 路径转移(例如，通过图11A中的转移晶体管1194)。使信号TX2、TX3 和SG_RESET生效的相应间隔可不重叠。例如，持续时间D2、D3和D4彼 此可不重叠。换句话讲，每当使信号TX2生效时，都可使信号TX3和 SG_RESET解除生效，每当使信号SG_RESET生效时，都可使信号TX2和 TX3解除生效，并且每当使信号TX3生效时，都可使信号TX2和SG_RESET 解除生效。

图11C示出了可使用两个光电二极管捕获四个响应段的示例性像素电 路。可按上文结合图6和图9C的外部子像素光电二极管电路652/952所述的 方式操作图11C的外部子像素光电二极管电路1152。内部子像素中的光电 二极管PD2可耦接到图11A的耦合栅极结构1198，后者可按上文结合图11B 所述的方式操作。第一转移晶体管1194可用于(在间隔D2期间)将电荷路 由到浮动扩散节点1190，该浮动扩散节点具有由电容器Cfd 1114表示的电 容。第二转移晶体管1196可用于(在间隔D3期间)将电荷路由到溢出电容 器Cov 1112。溢出电荷转移晶体管1108可耦接在浮动扩散节点1190与重置 晶体管1110之间。溢出电容器Cov 1112的一端可耦接到位于串联连接的重 置晶体管1110和溢出电荷转移晶体管1108之间的节点，而溢出电容器Cov 1112的另一端可连接到固定电势源极1122。固定电势源1122可以以像素供 电电压VAA、像素接地电压或任何其他合适的电压保持/提供。源极跟随器 晶体管1116的栅极端子也可耦接到浮动扩散节点1190。源极跟随器晶体管 1116的第一源极-漏极端子可耦接到像素电压源VAA，而源极跟随器晶体管 1116的第二源极-漏极端子可耦接到行选择晶体管618。行选择晶体管1118 可耦接在源极跟随器晶体管1116的第二源极-漏极端子与像素输出线1120 (也在图11C中标记为PIXOUT)之间。

当内部或外部子像素组中存在多个光电二极管时，与内部或外部子像素 组相关联的光电二极管可分别在PD2或PD1的位置中并联连接。另选地， 光电二极管(诸如子像素404-1到404-8中的那些)每一者可设置有相应转 移门1106和抗光晕晶体管1104。换句话讲，当外部子像素组包括多个光电 二极管时，外部光电二极管转移电路1152可针对外部子像素组中的光电二 极管每一者进行复制，并且并联连接。类似地，每当内部子像素组包括多个 光电二极管时，内部耦合栅极结构1198和光电二极管PD2都可针对内部子 像素组中的光电二极管每一者进行复制，并且并联连接。针对内部和外部子 像素组中的光电二极管每一者分别复制带有光电二极管PD2的耦合栅极结 构1198和外部光电二极管转移电路1152，可允许内部或外部子像素组中的 光电二极管每一者的独立读出。图6、图9C或图11C的像素电路可形成图 像传感器16上的阵列20中的像素22之一。阵列20可具有任何数量的行和 列的像素22。一般来讲，阵列20的大小以及阵列20中的行和列的数量将取 决于图像传感器16的具体实施。虽然行和列在本文中一般分别被描述为水 平和垂直的，但是行和列可以指任何网格状的结构(如，本文中描述为行的 特征可垂直地布置，并且本文中描述为列的特征可水平地布置)。

如果需要，阵列20可为堆叠管芯布置的一部分，其中阵列20的像素22 会被划分在两个或更多个堆叠衬底中。在这种布置中，阵列20中的每个像 素22可在像素内的任何所需节点处被划分在两个管芯中。举例来说，节点 诸如浮动扩散节点可形成在两个管芯之上。包括光电二极管和耦接在光电二 极管PD1/PD2与所需节点(在本例中，诸如浮动扩散节点)之间的电路的像 素电路可以形成在第一管芯上，并且其余像素电路可以形成在第二管芯上。 所需节点可形成在连接两个管芯的耦接结构(诸如导电衬垫、微型衬垫、导 电互连结构或导电通路)上(即，作为其一部分)。在两个管芯结合前，耦 接结构可以在第一管芯上具有第一部分，并且可以在第二管芯上具有第二部 分。第一管芯和第二管芯可彼此结合，使得该耦接结构的第一部分和该耦接 结构的第二部分被结合在一起并且电耦接。如果需要，耦接结构的第一部分 和第二部分可彼此压缩结合。然而，这仅仅是示例性的。如果需要，可以使 用任何已知的金属对金属结合技术诸如软焊或焊接，来将形成在相应第一管 芯和第二管芯上的耦接结构的第一部分和第二部分结合在一起。

如上所述，像素电路中被划分到两个管芯中的所需节点可为浮动扩散节 点。或者，所需节点可为浮动扩散区与源极跟随器晶体管栅极之间的节点 (即，浮动扩散节点可以形成在形成有光电二极管的第一管芯上，同时耦接 结构可以将浮动扩散节点连接至第二管芯上的源极跟随器晶体管)、浮动扩 散区与转移晶体管源极-漏极节点之间的节点(即，浮动扩散节点可以形成 在未设有光电二极管的第二管芯上)、源极跟随器晶体管源极-漏极节点与 行选择晶体管之间的节点、或像素电路的任何其他所需节点。

图11C的像素电路可使用图12中所示的方法操作。在图12的步骤1202 中，可将电荷聚积在外部子像素或子像素组的光电二极管PD1中。如上所述， 当外部子像素组包含不止一个子像素(并因此包含不止一个光电二极管)时， 可假定所述不止一个子像素的光电二极管并联连接，从而有效地充当由图 11C中的PD1表示的单个光电二极管。然而，如上所述，光电二极管转移电 路1152和带有光电二极管PD2的耦合栅极结构1198可分别针对外部/内部 子像素组中的光电二极管每一者进行复制并且并联连接，从而所述光电二极 管每一者能够使其相关联的电荷被独立地转移和读出。在步骤1202中，可 响应于入射到外部子像素或子像素组的光收集区域的入射光而聚积电荷。

在图12的步骤1204中，可将电荷聚积在内部子像素的光电二极管PD2 中。在步骤1202中，可响应于入射到内部子像素的光收集区域的入射光而 聚积电荷。步骤1202和1204可同时进行。

在图12的步骤1206中，可将提供给抗光晕晶体管1104的AB控制电 压保持在小于像素供电电压VAA的中间电压，以便将在PD1已聚积等于PD1 最大阱容的电荷量之后PD1中聚积的过量电荷路由到耦接到抗光晕晶体管 1104的电压源端子VAA。作为将抗光晕晶体管1104栅极保持在小于像素供 电电压VAA的中间电压的替代方案，可使晶体管1104的栅极周期性地生效 为VAA(或小于VAA的中间电压)，然后解除生效为像素接地电压。使提 供给抗光晕晶体管1104的AB控制电压生效为VAA或小于VAA的中间电 压，可将PD1光电二极管中聚积的过量电荷路由到像素电压源，从而从PD1 光电二极管汲取(即，舍弃)这些过量电荷。

可根据图11B的时序图执行步骤1208和1210，以便在电荷聚积在光电 二极管PD2中时选择性地路由溢出电荷。在步骤1208中，信号SG可保持 处于中间电压电平(恒定地或周期性地产生脉冲)，使得允许溢出电荷从光 电二极管PD2通过存储栅极1102传递到临时存储节点1193。在一些实施方 案中，大于或等于像素供电电压VAA的电压可作为SG电压施加(恒定地 或周期性地产生脉冲)。SG电压作为小于VAA、等于VAA或大于VAA的 电压施加(恒定地或周期性地产生脉冲)可被称为设定存储栅极晶体管902 的溢出阈值。

在步骤1210中，可将溢出电荷从临时存储节点1193选择性地通过存储 栅极重置晶体管1192路由到像素电压源VAA(在如图11B中所示的间隔 D4中)，或通过转移晶体管1194路由到浮动扩散节点1190(在如图11B 中所示的间隔D2中)，或路由到溢出电容器1112(在如图11B中所示的间 隔D3中)。这种选择性路由可通过调制信号SG_RESET、TX2和TX3以使 得这三个信号交替来执行，如图11B中所示。具体地讲，信号SG_RESET、 TX2和TX3可交替，使得SG_RESET信号与TX2/TX3信号互补(即， SG_RESET仅在TX2和TX3两者解除生效时才生效)，并且使得TX2信号 不与TX3信号重叠(即，TX2仅在TX3解除生效时才生效)。

由于溢出电荷仅在周期性间隔D2期间路由到浮动扩散节点1190，浮动 扩散节点1190处的PD2溢出电荷可被称为第一缩放溢出电荷。具体地讲， 转移到浮动扩散节点1190的溢出电荷量可按LFM比率D2/D1缩放，使得在 步骤1210之后在浮动扩散节点处存在D2/D1乘以总溢出电荷的量。类似地， 由于溢出电荷仅在周期性间隔D3期间路由到溢出电容器1112，溢出电容器 1112处的PD2溢出电荷可被称为第二缩放溢出电荷。具体地讲，转移到浮 动扩散节点1190的溢出电荷量可按LFM比率D3/D1缩放，使得在步骤1210 之后在溢出电容器1112处存在D3/D1乘以总溢出电荷的量。

在步骤1212处，可读出第一缩放溢出电荷。读出存储在浮动扩散电容 Cfd 1114(即，浮动扩散节点1190)中的电荷可通过以下方式进行：使提供 给行选择晶体管918的RS栅极控制信号生效。在步骤1212的读出期间，可 使栅极电压TX1、TX2和TX3解除生效。步骤1212的读出可对应于第一响 应段。

在步骤1212之后进行的步骤1214处，可与存储在浮动扩散电容Cfd 1114中的溢出电荷相结合地读出存储在Cov电容器1112中的PD2溢出电荷。 读出存储在Cov电容器1112和浮动扩散电容Cfd 1114中的电荷可通过以下 方式进行：使提供给行选择晶体管1118的RS栅极控制信号生效，同时也使 溢出电荷转移电容器1108栅极控制信号DCG生效。在步骤1214的读出期 间，可使栅极电压TX1、TX2和TX3解除生效。在步骤1214的读出之后(即， 在已使行选择晶体管618栅极控制RS生效，从而读出与Cov电容器1112 和Cfd电容器1114上的电荷成比例的信号之后)，可使提供给重置晶体管 1110的RST栅极控制信号生效，从而重置Cov电容器1112和Cfd电容器 1114。步骤1214的读出可对应于第二响应段。

在步骤1216处，可读出存储在PD1和PD2中的相应电荷。读出存储在 PD1和PD2中的电荷的顺序可有所不同。具体地讲，在某些实施方案中，可 先读出存储在PD1的电荷，再读出PD2中的电荷，而在其他实施方案中， 可先读出存储在PD2中的电荷，再读出PD1中的电荷。读出PD1或PD2的 电荷可通过以下方式实现：使与PD1或PD2相关联的转移晶体管的栅极控 制信号生效(即，使TX1生效以便读出PD1，并使TX2和SG生效为电压 V_H以便读出PD2，如图11B的部分1184中所示)，同时使提供给晶体管1108 的DCG控制信号解除生效，从而将电荷从PD1或PD2路由到浮动扩散节点 1190(或等效地，Cfd电容器1114)。读出存储在浮动扩散电容Cfd 1114 中的PD1或PD2电荷可通过以下方式进行：使提供给行选择晶体管1118的RS栅极控制信号生效，同时使溢出电荷转移电容器1108栅极控制信号DCG 解除生效。在步骤1216中读出PD1存储的电荷和PD2存储的电荷每一者之 后(即，在已使行选择晶体管1118栅极控制RS生效，从而对PD1和PD2 存储的电荷每一者读出与Cfd电容器1114上的电荷成比例的信号之后)， 可使提供给重置晶体管1110的RST栅极控制信号生效，从而重置Cfd电容 器1114。步骤1216中的读出可对应于第三响应段和第四响应段。

如上所示，像素可用嵌套在彼此之内的多个子像素实施。内部子像素可 具有圆形、椭圆形、正方形、矩形或任何其他合适的多边形形状。具有嵌套 子像素的像素的外边界可为正方形或矩形，或任何其他合适的多边形。内部 子像素可具有一个或多个光电二极管，并且其总光收集表面可小于其中嵌套 有该内部子像素的子像素的总光收集表面。例如，当像素具有单个内部子像 素和其中嵌套有该内部子像素的单个外部子像素时，内部子像素中的一个或 多个光电二极管的光收集区域可小于外部子像素的光收集区域(即，内部子 像素的一个或多个光电二极管的表面上的区域可小于外部子像素的一个或 多个光电二极管的表面上的区域)。

嵌套图像像素中的内部子像素和一个或多个外部子像素组可具有相同 的几何光学中心。换句话讲，由于所述一个或多个外部子像素组对称地包围 内部子像素，内部子像素组的表面的中心与包围该内部子像素的所述一个或 多个外部子像素组每一者的相应表面的中心相同。包围内部子像素的所述一 个或多个外部子像素组可具有比内部子像素的光敏感度更大的相应光敏感 度。例如，对于嵌套子像素像素上方给定的量的光而言，与将在嵌套子像素 的内部子像素中产生的相比，在所述一个或多个外部子像素组中将产生更多 光生电荷。嵌套子像素像素的所述一个或多个外部子像素组的光敏感度与内 部子像素的光敏感度之比可为至少4比1，但可为5比1、10比1、任何中 间比率或任何更大的比率。换句话讲，所述一个或多个外部子像素组的光敏 感度可为内部子像素的光敏感度的至少四倍。光敏感度可指由给定的子像素 或子像素组收集的光量，并且可由子像素或子像素组的光收集区域、形成在 子像素或子像素组上方的微透镜的量和形状、形成在子像素或子像素组上方 的滤色器的类型、或子像素或子像素组的其他属性决定。

当在内部子像素中使用更小的光收集区域，并任选地启用闪烁抑制像素 操作以将溢出电荷的部分路由到电源(从而舍弃电荷)或路由到电容器(诸 如溢出电容器和/或浮动扩散电容器)时，可减小具有嵌套子像素组的每个像 素中所需的电容器的尺寸。当像素的特征尺寸减小时，要设计/生产尺寸适于 实现像素的足够电荷存储能力的电容器，就变得更为困难。然而，当具有光 收集区更小的光电二极管的像素结合仅保留部分捕获/溢出电荷的任选闪烁 抑制操作来使用时，可使用从像素光电二极管捕获和溢出的电荷重建多个响 应曲线。内部和外部子像素(或子像素组)中一个或多个光电二极管的多个 响应曲线的这种捕获和重建，得到能够以改进的动态范围进行操作的像素。

一些实施方案可采用经由溢出电荷转移晶体管耦接到浮动扩散节点的 溢出电容器。在电荷捕获间隔期间，可在内部子像素(或子像素组)和外部 子像素(或子像素组)中的一个或多个光电二极管中捕获电荷。外部子像素 的一个或多个光电二极管中的过量电荷可借助于抗光晕晶体管来舍弃，该抗 光晕晶体管被保持处于像素接地电压与像素供电电压之间的某个中间电平， 从而将超过与外部子像素的一个或多个光电二极管的最大阱容相关的阈值 电平的电荷向外路由到像素供电电压。与此同时，电荷可聚积在内部子像素 的一个或多个光电二极管中，而向耦接到内部子像素的一个或多个光电二极 管的转移晶体管提供像素接地电平与像素供电电平之间的中间电压电平，以 将内部子像素的一个或多个光电二极管的溢出电荷从所述一个或多个光电 二极管向外路由。当电荷从内部子像素中的一个或多个光电二极管向外路由 时，可激活耦接在浮动扩散节点与电荷溢出电容器之间的溢出电荷转移晶体 管，从而在浮动扩散节点与浮动扩散节点之间划分溢出电荷。在电荷积聚结 束时，可读出来自内部子像素的一个或多个光电二极管的溢出电荷，而溢出 电荷转移晶体管仍处于激活状态。随后，可使用重置晶体管重置溢出电容器 和浮动扩散节点上的电荷。然后可读出存储在内部和外部子像素的相应一个 或多个光电二极管中的电荷。

在一些实施方案中，可采用耦合栅极结构。耦合栅极结构可耦接到内部 子像素组中的一个或多个光电二极管。耦合栅极结构可用于将内部子像素的 一个或多个光电二极管的溢出电荷选择性地路由到浮动扩散节点，或路由到 像素电压源(从而舍弃电荷)。电荷被转移到浮动扩散节点的积聚周期的比 例可被称为闪烁抑制常数的倒数(即，闪烁抑制常数可为电荷被路由到浮动 扩散节点的时间与总积聚时间之比的倒数)。在使用这种耦合栅极结构对溢 出电荷进行选择性路由的积聚时间期间，在浮动扩散节点处捕获的响应部分 可为内部子像素的一个或多个光电二极管的溢出电荷的缩放响应。这种像素 的读出可从缩放溢出响应的读出开始。随后，可读出存储在内部和外部子像 素的相应一个或多个光电二极管中的电荷。

在其他实施方案中，可采用改进的耦合栅极结构。改进的耦合栅极结构 可耦接到内部子像素组中的一个或多个光电二极管。改进的耦合栅极结构可 用于将内部子像素的一个或多个光电二极管的溢出电荷选择性地路由到浮 动扩散节点(以产生第一缩放溢出响应)、溢出电荷电容器(以产生第二缩 放溢出响应)，或路由到像素电压源(从而舍弃电荷)。积聚周期中溢出电 荷被路由到浮动扩散所占比例可与第一闪烁抑制常数相关联，并且积聚周期 中溢出电荷被路由到溢出电容器所占比例可与第二闪烁抑制常数相关联。这 种像素的读出可从被路由到浮动扩散节点的电荷的第一缩放溢出响应的读 出开始。然后，可从溢出电容器读出第二缩放溢出响应。最后，可读出存储 在内部和外部子像素的相应一个或多个光电二极管中的电荷。

根据一个实施方案，图像像素可包括具有第一组至少一个光电二极管的 第一子像素组、具有第二组至少一个光电二极管的第二子像素组、以及在电 荷聚积在第二光电二极管中时将溢出电荷从第二光电二极管路由到至少一 个存储节点的至少一个选通晶体管。

根据另一个实施方案，第二子像素组可嵌套在第一子像素组内。

根据另一个实施方案，第一子像素组可具有比第二子像素组更大的有效 光收集区域。

根据另一个实施方案，第一子像素组中的第二组至少一个光电二极管可 包括多个光电二极管，并且第一子像素组中的多个光电二极管每一者可具有 相关联的转移晶体管。

根据另一个实施方案，第一子像素组可包括多个子像素的组，每个子像 素具有相应光电二极管，并且多个子像素的组的光电二极管可并联连接。

根据另一个实施方案，可将设定所述至少一个选通晶体管上的溢出阈值 的控制电压电平施加到所述至少一个选通晶体管，并且控制电压电平可选自 由以下组成的组：小于供电电压电平的电压、等于供电电压的电压以及大于 供电电压的电压。

根据另一个实施方案，选通晶体管可包括耦合栅极结构，该耦合栅极结 构包括第一转移晶体管和第二转移晶体管，该第一转移晶体管将溢出电荷的 第一部分从第二组至少一个光电二极管路由到图像像素中的浮动扩散节点， 并且该第二转移晶体管通过将溢出电荷的第二部分路由到像素电压源，而从 第二组至少一个光电二极管舍弃溢出电荷的第二部分。

根据另一个实施方案，可在第一间隔期间使第一转移晶体管的第一控制 信号生效，可在第二间隔期间使第二转移晶体管的第二控制信号生效，并且 第一间隔可不与第二间隔重叠。

根据另一个实施方案，图像像素还可包括与图像像素中的浮动扩散节点 分开的电荷溢出电容器，并且耦合栅极结构还可包括将溢出电荷的第三部分 从第二组至少一个光电二极管路由到电荷溢出电容器的第三转移晶体管。

根据另一个实施方案，可在第一间隔期间使第一转移晶体管的第一控制 信号生效，可在第二间隔期间使第二转移晶体管的第二控制信号生效，可在 第三间隔期间使第三转移晶体管的第三控制信号生效，并且第一间隔、第二 间隔和第三间隔可不重叠。

根据操作图像像素的一个实施方案，该操作可包括将电荷聚积在图像像 素的第一子像素组中的第一光电二极管中，将电荷聚积在图像像素的第二子 像素组中的第二光电二极管中，其中第二子像素组可嵌套在第一子像素组 中，从而将溢出电荷从第二光电二极管周期性地路由到图像像素中的浮动扩 散节点，并且从第二光电二极管读出溢出电荷。

根据操作图像像素的另一个实施方案，该操作还可包括从第一光电二极 管经由耦接到第一光电二极管的抗光晕晶体管舍弃溢出电荷。

根据操作图像像素的另一个实施方案，该操作还可包括使溢出电荷转移 晶体管的栅极生效，以将溢出电荷分布在浮动扩散节点与耦接到溢出电荷转 移晶体管的溢出电容器之间，同时将溢出电荷从第二光电二极管路由到浮动 扩散节点。

根据操作图像像素的另一个实施方案，该操作还可包括将溢出电荷从第 二光电二极管周期性地路由到浮动扩散节点。这种周期性路由可包括将溢出 电荷的第一部分从第二光电二极管路由到浮动扩散节点。该操作还可包括周 期性地舍弃溢出电荷的第二部分，其中溢出电荷的第一部分可在第一间隔期 间路由到浮动扩散节点，其中溢出电荷的第二部分可在第二间隔期间舍弃， 并且其中第一间隔和第二间隔可不重叠。

根据操作图像像素的另一个实施方案，图像像素的闪烁抑制常数可等于 第一间隔和第二间隔的相应持续时间之和除以第一间隔的持续时间。该操作 还可包括在图像像素的操作期间调节图像像素的闪烁抑制常数。

根据操作图像像素的另一个实施方案，该操作可包括在第三间隔中将溢 出电荷的第三部分周期性地路由到溢出电容器，其中第一间隔、第二间隔和 第三间隔可不重叠。

根据操作图像像素的另一个实施方案，图像像素的第一闪烁抑制常数可 等于第一间隔、第二间隔和第三间隔的相应持续时间之和除以第一间隔的持 续时间，并且图像像素的第二闪烁抑制常数可等于第一间隔、第二间隔和第 三间隔的相应持续时间之和除以第三间隔的持续时间。该操作方法还可包括 在图像像素的操作期间调节图像像素的第一闪烁抑制常数和第二闪烁抑制 常数。

根据一个实施方案，图像传感器可包括图像传感器像素阵列，并且图像 传感器像素中的每一个可包括至少两个子像素，所述至少两个子像素具有至 少两个相应光电二极管、从所述至少两个光电二极管中的给定的一者接收溢 出电荷的至少一个存储节点、以及耦接在所述给定的光电二极管与所述至少 一个存储节点之间的转移门。

根据另一个实施方案，所述至少两个子像素中的一者可嵌套在所述至少 两个子像素中的另一者内。所述至少一个存储节点可包括浮动扩散节点、以 及可与浮动扩散节点分开的溢出电荷存储节点。

根据另一个实施方案，转移门可包括耦接在给定的光电二极管与浮动扩 散节点之间的第一转移门。图像传感器像素中的每一个还可包括耦接在给定 的光电二极管与溢出电荷存储节点之间的第二转移门。

根据另一个实施方案，图像像素可包括可在其中聚积电荷的、图像像素 的第一子像素组中的第一光电二极管；可在其中聚积电荷的、图像像素的第 二子像素组中的第二光电二极管，其中第二子像素组可嵌套在第一子像素组 中；可向其中周期性地路由来自第二光电二极管的溢出电荷的、图像像素中 的浮动扩散节点；以及可从第二光电二极管读出溢出电荷的读出电路。

根据另一个实施方案，图像像素还可包括耦接到第一光电二极管的抗光 晕晶体管，该抗光晕晶体管可从第一光电二极管舍弃溢出电荷。

根据另一个实施方案，图像像素还可包括溢出电容器以及耦接到溢出电 容器并且具有栅极端子的溢出电荷转移晶体管，该栅极端子可在将溢出电荷 从第二光电二极管路由到浮动扩散节点时生效，以将溢出电荷分布在浮动扩 散节点与溢出电容器之间。

根据另一个实施方案，当来自第二光电二极管的溢出电荷被周期性地路 由到浮动扩散节点时，溢出电荷的第一部分可从第二光电二极管路由到浮动 扩散节点，溢出电荷的第二部分可被周期性地舍弃。溢出电荷的第一部分可 在第一间隔期间路由到浮动扩散节点，并且溢出电荷的第二部分可在第二间 隔期间舍弃，其中第一间隔和第二间隔不重叠。

根据另一个实施方案，图像像素可具有图像像素的闪烁抑制常数，其等 于第一间隔和第二间隔的相应持续时间之和除以第一间隔的持续时间。可在 图像像素的操作期间调节图像像素的闪烁抑制常数。

根据另一个实施方案，图像像素还可包括溢出电容器。溢出电荷的第三 部分可在第三间隔中路由到溢出电容器，并且第一间隔、第二间隔和第三间 隔可不重叠。

根据另一个实施方案，图像像素可具有第一闪烁抑制常数，其等于第一 间隔、第二间隔和第三间隔的相应持续时间之和除以第一间隔的持续时间。 图像像素还可具有第二闪烁抑制常数，其等于第一间隔、第二间隔和第三间 隔的相应持续时间之和除以第三间隔的持续时间。可在图像像素的操作期间 调节图像像素的第一闪烁抑制常数和第二闪烁抑制常数。

上述内容仅仅是说明本实用新型的原理，这些原理也可在其他实施方案 中实践。