放至所述公共缓存池，以便于下一通道使用。
[0082]具体的，在本发明实施例中，划分模块410可以将公共缓存池划分为多个缓存区，第一确定模块420可以从将划分模块410划分得到的公共缓存池中的多个缓存区中的一个缓存区确定为第I个通道对应的第一重构帧的内存单元。当确定将第I个通道对应的原参考帧作为第一参考帧时，即:当确定不将该第一重构帧作为该第I个通道对应的第一参考帧时，释放模块430将该第一重构帧的内存释放至该公共缓存池，或者当确定将该第一重构帧作为该第I个通道对应的第一参考帧时，第一释放模块430将该第I个通道对应的原参考帧的内存单元释放至该公共缓存池。第二确定模块440可以将上一通道释放至所述公共缓存池中的内存单元确定为当前通道对应的第二重构帧的内存单元，该当前通道为除第I个通道之外的通道。然后当确定将当前通道对应的原参考帧作为第二参考帧时，即:当确定不将该第二重构帧作为该当前通道对应的第二参考帧时，第二释放模块450将该第二重构帧的内存单元释放至该公共缓存池，或者，当确定将该第二重构帧作为该当前通道对应的第二参考帧时，第二释放模块450将该该当前通道对应的原参考帧的内存单元释放至该公共缓存池，并作为下一通道对应的第三重构帧的内存单元。
[0083]应理解，在本发明实施例中，上一通道、当前通道和下一通道之间并非数学上的顺次关系，而是时间上的逻辑关系。例如:当前通道为第5个通道，则上一通道是指在该第5个通道进行该第5个通道的目标图像帧处理的前一时刻完成其目标图像帧处理的通道，例如:这个通道可以是第4个通道，可以是第I个通道，可以是第8个通道，等等，但本发明并不局限于此。而下一通道是指在该第5个通道完成该第5个通道的目标图像帧处理的后一时刻将要进行其目标图像帧处理的通道，例如:这个通道可以是第4个通道，可以是第2个通道，可以是第8个通道，等等，但本发明并不局限于此。
[0084]因此，本发明实施例提供的分配编码通道内存的装置，通过将上一通道释放至该公共缓存池中的内存单元确定为当前通道对应的重构帧的内存，并确定是否将该重构帧的内存单元释放至该公共缓存池，作为下一通道对应的重构帧的内存单元，以实现多个通道复用一个内存单元，从而节省内存的占用量，降低内存成本。
[0085]需要说明的是，在本发明实施例中，多个缓存区中的每个缓存区的大小需要满足多个通道中每个通道对分辨率的要求。也就是说，将该公共缓存区划分为多个缓存区时，需要考虑多个通道中每个通道对分辨率的要求。多个通道中每个通道对分辨率的要求可以是相同的，也可以是不同的。当多个通道中每个通道对分辨率的要求不同时，按照分辨率要求最高的那个通道划分缓存区的大小，以保证能够满足多个通道中每个通道对分辨率的要求，从而实现重构帧的内存的共用。
[0086]应理解，在本发明实施例中，该当前通道对应的原参考帧是指当前通道在当前时刻处理该目标图像帧时基于的参考帧，例如:该目标图像帧为第一帧原图像，则原参考帧可以是该第一帧原图像本身。再如:则原参考帧可以为第五帧图像之前的四帧图像中的任一帧图像或多帧图像，亦或可以为该第五帧图像本身，但并不对本发明实施例构成任何限定。
[0087]还应理解，在本发明实施例中，可以将双倍速率同步动态随机存储器DDR的部分内存作为该公共缓存池，但本发明实施例并不局限于此，例如:还可以将其它存储器，如:ROM、RAM、硬盘等的部分内存作为该公共缓存池，本发明对此并不做限定。
[0088]还应理解，本发明实施例的技术方案可以应用于多通道编码系统，也可以应用于多通道视频图像处理系统，也就是说，本发明实施例的技术方案可以应用于有帧存倒换的系统或领域，本发明对此并不做限定。
[0089]可选的，作为本发明的一个实施例，所述装置400还包括:处理模块，用于所述当前通道根据所述当前通道对应的原参考帧，处理所述当前通道的目标图像帧得到所述第二重构帧。
[0090]具体的，在本发明实施例中，第二确定模块440将上一通道释放至所述公共缓存池中的内存确定为当前通道对应的第二重构帧的内存单元后，处理模块可以用于当前通道根据该当前通道对应的原参考帧，处理该当前通道的目标图像帧得到第二重构帧。当确定将该当前通道对应的原参考帧作为第二参考帧时，将该第二重构帧的内存单元释放至公共缓存池，即:当确定不将该第二重构帧作为该当前通道对应的第二参考帧时，第二释放模块450将该第二重构帧的内存单元释放至该公共缓存池，或者，当确定将该第二重构帧作为该当前通道对应的第二参考帧时，第二释放模块450将该该当前通道对应的原参考帧的内存单元释放至该公共缓存池，并作为下一通道对应的第三重构帧的内存单元。
[0091]类似的，对于第一个通道而言，第一确定模块420在将公共缓存池中的多个缓存区中的一个缓存区确定为第I个通道对应的重构帧的内存单元后，处理模块可以用于该第I个通道根据该第I个通道对应的原参考帧，处理该第I个通道的目标图像帧得到第一重构帧。当确定将第I个通道对应的原参考帧作为第一参考帧时，将第一重构帧的内存单元释放至公共缓存池，即:当确定不将该第一重构帧作为该第I个通道对应的第一参考帧时，第一释放模块430将该第一重构帧的内存单元释放至该公共缓存池，或者当确定将该第一重构帧作为该第I个通道对应的第一参考帧时，第一释放模块430将该第I个通道对应的原参考帧的内存单元释放至该公共缓存池。
[0092]可选的，作为本发明的另一个实施例，该处理模块具体用于，该当前通道根据该当前通道对应的原参考帧，对该目标图像帧进行编码处理得到该第二重构帧。也就是说，对该当前通道的目标图像帧进行编码时，将目标图像帧与原参考帧相减得到的残差I进行变换和量化处理，得到残差2，对残差2编码得到码流，同时将残差2与原参考帧相加得到第二重构帧。
[0093]具体的，在本发明实施例中，处理模块还具体用于该第一个通道根据第I个通道对应的原参考帧，对该第I个通道的目标图像帧进行编码处理得到该第一重构帧。
[0094]可选的，作为本发明的另一个实施例，该处理模块具体用于，该当前通道根据该当前通道对应的原参考帧，对该目标图像帧进行降噪处理得到该第二重构帧。
[0095]具体的，在本发明实施例中，处理模块还具体用于该第一个通道根据第I个通道对应的原参考帧，对该第I个通道的目标图像帧进行降噪处理得到该第一重构帧。
[0096]应理解，在本发明实施例中，根据本发明实施例的装置400可对应于根据本发明实施例的方法100和方法200的执行主体，并且装置400中的各个模块的上述和其它操作和/或功能分别为了实现图2和图3中的各个方法的相应流程，为了简洁，在此不再赘述。
[0097]本发明实施例还提供一种分配编码通道内存的装置500。如图5所示，该装置500包括处理器510、存储器520和总线系统530。其中，处理器510和存储器520通过总线系统530相连，该存储器520用于存储指令，该处理器510用于执行该存储器520存储的指令。其中，
[0098]该处理器510用于:将公共缓存池划分为多个缓存区，所述公共缓存池未被占用且能够被多个通道所利用，并将从公共缓存池中的多个缓存区中的一缓存区确定为当前第一个通道对应的第一重构帧的内存单元，当确定将所述第一个通道对应的原参考帧作为第一参考帧时，将该第一重构帧的内存单元释放至该公共缓存池，或当确定该第一重构帧作为所述第一个通道对应的第一参考帧时，将所述第一个通道对应的原参考帧的内存单元释放至该公共缓存池，将上一通道释放至所述公共缓存池中的内存单元确定为当前通道对应的第二重构帧的内存单元，其中，所述当前通道为除所述第一个通道之外的通道，当确定将所述当前通道对应的原参考帧作为第二参考帧时，将所述第二重构帧的内存单元释放至所述公共缓存池，或当确定将所述第二重构帧作为所述第二参考帧时，将所述当前通道对应的原参考帧的内存单元释放至所述公共缓存池，并作为下一通道对应的第三重构帧的内存单元。
[0099]因此，本发明实施例提供的分配编码通道内存的装置，通过将上一通道释放至该公共缓存池中的内存单元确定为当前通道对应的重构帧的内存单元，并确定是否将该重构帧的内存单元释放至该公共缓存池，作为下一通道对应的重构帧的内存单元，以实现多个通道复用一个内存单元，从而节省内存的占用量，降低内存成本。
[0100]应理解，在本发明实施例中，该处理器510可以是中央处理单元(CentralProcessing Unit，CPU)，该处理器510还可以是其他通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现成可编程门阵列(FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。
[0101]该存储器520可以包括只读存储器和随机存取存储器，并向处理器510提供指令和数据。存储器520的一部分还可以包括非易失性随机存取存储器。例如，存储器520还可以存储设备类型的信息。
[0102]该总线系统530除包括数据总线之外，还可以包括电源总线、控制总线和状态信号总线等。但是为了清楚说明起见，在图中将各种总线都标为总线系统530。
[0103]在实现过程中，上述方法的各步骤可以通过处理器510中的硬件的集成逻辑电