一种用于零中频gfsk解调器中的位同步电路的制作方法
【技术领域】
[0001] 本发明涉及无线通信位同步技术领域，特别涉及一种用于零中频GFSK解调器中 的位同步电路。
【背景技术】
[0002] 无线通信系统在现代生活发挥着重要的作用。高斯频移键控（GaussFrequency ShiftKeying，简称GFSK)已经广泛应用在短距离无线通信协议的收发机中。GFSK解调器 作为接收机中重要的组成部分，其性能的优劣对接收机的性能有很大的影响。零中频GFSK 解调器具有实现简单、功耗低的优点。而位同步电路在零中频GFSK解调器中发挥关键作 用。
[0003] 基于码元结束时刻最有可能位于相位旋转方向变化的采样时刻之间的事实，文 献LeeEKB,PowellCC,KwonHM.Anovelwirelesscommunicationdeviceand itssynchronizationscheme[C]//GlobalTelecommunicationsConference, 1995. GLOBECOM' 95.，IEEE.IEEE, 1995, 1:659-663.利用四个或多个过零点的索引值来估算码元 结束时刻，该估计函数需要用到2个多位位宽的乘法器和1个多位位宽的除法器，存在占用 资源较多，结构复杂，同步精度不高的不足。同时该文献还提出了一种同步精度很高的改进 型位同步算法，但是没有给出具体的电路结构，同时可以预见这种改进型的位同步算法会 消耗巨大的硬件资源。
【发明内容】
[0004] 为了克服上述现有技术的缺点，本发明的目的在于提供一种用于零中频GFSK解 调器中的位同步电路，其资源占用少，结构简单，同步精度高，可为零中频GFSK解调器提供 精确的位同步信号。
[0005] 为了实现上述目的，本发明采用的技术方案是：
[0006] 一种用于零中频GFSK解调器中的位同步电路，包括：
[0007] 用于分别存储零中频GFSK调制信号的同相信号和正交信号采样值的移位寄存器 模块；
[0008] 用于计算所述同相信号和正交信号采样值的相关值的相关值计算模块；
[0009] 用于计算所述相关值的总和的相关值累加模块；
[0010] 用于将所述相关值的总和与设定阈值比较从而得到位同步信号脉冲的比较器模 块；以及
[0011] 用于将所述位同步信号脉冲延时得到位同步信号的延时器模块。
[0012] 所述移位寄存器模块由两组M+1比特的移位寄存器组成，一组用于存储所述同相 信号的M+1个采样值，另一组用于存储所述正交信号的M+1个采样值。
[0013] 所述每组移位寄存器均由D触发器级联组成。
[0014] 所述相关值计算模块由M个同或门组成，分别对两组移位寄存器的第0位和第M 位，第1位和第M_1位，第2位和第M_2位，…，做同或运算。
[0015] 所述M取值21，相关值计算模块的最终输出信号为：
[0016]
[0017] 其中，I_shift[n]表示存储同相信号采样值的移位寄存器的第n位，Q_ shift[n-10]表示存储正交信号采样值的移位寄存器的第n-10位，〇表示同或运算。
[0018] 所述相关值累加模块由4个半加器和15个全加器按照Wallace加法树的方式组 成，其输出为
[0019] 所述比较器模块是1个5位位宽的比较器，其输出为：syn_out= (sum>F0)，F0为 设定阈值，取值15。
[0020] 所述延时器模块将信号Syn_out延时10个时钟周期，从而得到最终的位同步信 号。
[0021] 所述延时器模块由1组10比特的移位寄存器组成。
[0022] 与现有技术相比，本发明的有益效果是：
[0023] 1.本发明所述的位同步电路仅使用了移位寄存器，异或门，加法器，比较器等简单 的逻辑门，占用的资源少，电路结构简单。
[0024] 2.本发明所述的位同步电路是基于码元结束时刻同相正交信号最高位的累加值 大于阈值的理论基础，该位电路可以为零中频GFSK解调器提供精确的同步时钟。
【附图说明】
[0025] 图1为GFSK调制后同相信号和正交信号的波形图。
[0026] 图2为GFSK调制后同相信号和正交信号符号位的波形图。
[0027] 图3为同相信号和正交信号相关值求和后的波形图。
[0028] 图4为同相信号和正交信号相关值求和经过比较器后的波形图。
[0029] 图5为本发明所述位同步电路的功能框图。
[0030] 图6为本发明所述位同步电路的移位寄存器模块的硬件结构图。
[0031] 图7为本发明所述位同步电路的相关值计算模块的硬件结构图。
[0032] 图8为本发明所述位同步电路的相关值累加模块的硬件结构图。
[0033] 图9为本发明所述位同步电路中采用的半加器的硬件结构图。
[0034] 图10为本发明所述位同步电路中采用的全加器的硬件结构图。
[0035] 图11为本发明所述位同步电路的比较器模块的硬件结构图。
[0036] 图12为本发明所述位同步电路的延时器模块的硬件结构图。
【具体实施方式】
[0037] 下面结合附图和实施例详细说明本发明的实施方式。
[0038] 本发明一种用于零中频GFSK解调器中的位同步电路，利用移位寄存器模块存储 采样值，之后利用相关值计算模块计算两路信号的相关值，再利用一个相关值累加模块计 算相关值的总和，之后利用一个比较器模块得到位同步信号脉冲，最后利用一个延时器模 块将此脉冲延时一段时间得到最终正确的位同步信号。
[0039] 本电路的输入信号为同相信号和正交信号的符号位I、Q，时钟信号clk，复位信号 reset_n，输出信号为位同步信号syn_out，所有信号位宽均为1位。
[0040] 本发明理论基础如下：
[0041] 零中频GFSK调制信号，其同相支路和正交支路的表达式如公式（1)所示。
[0042] I(t) =Acos(0 (t)) (1)
[0043]Q(t)=Asin(0(t))
[0044] 信号的相位角0 (t)可以用公式⑵表示。公式⑵中h=2AfTb是调制系数， Af?是调制频率偏差，Tb是码元周期，g