一种可消除失调的相关双采样电路的制作方法
【技术领域】
[0001] 本发明涉及一种图像传感器中的相关双采样电路，属于高精度、高质量信号采集 和图像获取电路设计领域。该电路可消除采样系统中由于电路结构不对称及集成电路制造 工艺偏差带来的失调，提高图像系统的成像质量。
【背景技术】
[0002] 作为获取图像信息的重要电子元器件，CMOS图像传感器在光电探测和成像等众多 领域得到了广泛的应用。在CMOS图像传感器中，探测器将光信号转换为电信号，然后由读 出电路阵列对探测器的微弱电信号进行放大、采样等处理后，再进行后续处理。读出电路阵 列虽不直接参与探测信号，但它的性能却直接影响成像系统的性能指标。其中，失调是影响 读出电路性能的重要因素之一，它主要来自于采样保持电路中的运算放大器。采样保持电 路通常采用相关双采样技术以减小噪声，提高图像传感器的信噪比，但同时双采样电路中 的运放会引入失调，影响输出精度。一个信号处理阵列一般有比较多的双采样电路，而每一 个双采样电路中的运放失调的值是随机的，失调电压会对采样输出端造成影响，增大信号 处理的难度。
[0003] Degerli,Y.(文献 1，Degerli，Y.，etal.，Columnreadoutcircuitwithglobal chargeamplifierforCMOSAPSimagers. ,Electronicsletters36. 17(2000):1457-14 59.)等提出了一种采用电荷转移方式的相关双采样保持电路，先通过两次采样得到复位信 号和积分信号，再通过第三次电荷转移过程实现两个信号作差，最终得到净的积分信号。该 电路结构简单，适用于大规模成像阵列；但并无失调消除，会在最终的输出端引入运放的失 调。
[0004] 杨栋（文献2,杨栋，赵毅强，廖俊；线列红外探测器读出电路的研究冲国光学 学会2010年光学大会论文集，2010)等提出了一种可抑制失调的相关双采样结构，利用双 采样电路中的运放增益使失调电压下降到某个量级，从而实现抑制大部分失调的目的。由 于失调的减少跟运放增益关系密切，而文中结果表明增益大，则失调小；增益小，失调则相 对较大。但运放增益越大，意味着结构更加复杂，设计难度提高，且运放本身的失调更加难 以控制；此外，因为制造工艺的原因，可能会导致运放的输入对管有微小的不匹配，从而使 运放增益发生变化，进而导致失调减小的幅度不均匀。
[0005] Song,Bongsub等（文献 3，Song,Bongsub，etal."Anautofocussensorwith globalshutterusingoffset-freeframememory.''CircuitsandSystemsII:Express Briefs,IEEETransactionson57. 11 (2010) :878-882.)提出一种通过电荷守恒关系消除 失调的相关双采样结构，通过两个运放以及时序的配合，可同时消除两个运放的失调电压。 然而，该结构中运放数目相比常规的双采样结构增加了一个，既增加了功耗，也占用了面 积。
【发明内容】
[0006] 本发明针对【背景技术】存在的缺陷，提出了一种可消除失调的相关双采样电路。通 过调整电容的比例实现运放失调的消除，与运放增益无关，既减小了运放设计的难度，又实 现了低增益运放失调的消除。
[0007] 本发明的技术方案如下：
[0008] -种可消除失调的相关双采样电路，包括运算放大器、反馈电容C、第一行导通开 关S1、第二行导通开关S2、第一采样电容C1、第二采样电容C2、第三采样电容C3、第一采样 开关S3、第二采样开关S4、第三采样开关S5、第四采样开关S6、固定电位保持电容C4、第一 状态转换开关S7、第二状态转换开关S8;
[0009] 所述反馈电容C和第一行导通开关S1并联且跨接于运算放大器的负输入端Vn和 输出端Vout之间；
[0010] 所述第一采样电容C1 一端通过第一采样开关S3连接到相关双采样电路的输入端 Vin，另一端连接运算放大器负输入端Vn的同时，也通过第二采样开关S4连接到第三采样 电容C3;
[0011] 所述第二采样电容C2 -端通过第一状态转换开关S7连接到第一采样开关S3、通 过第三采样开关S5连接到相关双采样电路的输入端Vin，另一端通过第二状态转换开关S8 连接到第三采样电容C3、通过第四采样开关S6连接第二行导通开关S2;
[0012] 所述第三采样电容C3 -端连接第二采样开关S4和第二状态转换开关S8,另一端 通过第二行导通开关S2连接到参考电位Vb;
[0013] 所述固定电位保持电容C4一端连接运算放大器的正输入端Vp，另一端通过第二 行导通开关S2连接到参考电位Vb。
[0014] 进一步地，所述运算放大器可以采用普通的五管放大器、套筒式共源共栅放大器、 折叠式共源共栅放大器、两级运放结构等。
[0015] 进一步地，所述第一行导通开关S1和第二行导通开关S2、第一采样开关S3和第二 采样开关S4、第三采样开关S5和第四采样开关S6、第一状态转换开关S7和第二状态转换 开关S8为四组控制开关，其中，每一组控制开关中的两个开关可以同时导通，也可以先后 导通，但需保证导通有交叠且交叠时间足够长以完成相应的采样过程，具体地，第一行导通 开关S1和第二行导通开关S2的交叠时间需大于第一采样开关S3和第二采样开关S4以及 第三采样开关S5和第四采样开关S6完成一次开关导通到关断所需的时间。
[0016] 进一步地，所述相关双采样电路工作时分为两个阶段：第一阶段为第一组开关S1 和S2同时导通的部分，在此阶段中，第二组开关S3和S4先于第三组开关S5和S6导通，且 在第三组开关S5和S6导通之前，第二组开关S3和S4需全部关断，第一阶段结束之前，第 三组开关S5和S6需全部关断；第二阶段是指第一组开关S1和S2全部关断后，第四组开关 S7和S8同时导通的部分。
[0017] 进一步地，所述相关双采样电路的设计及制造可采用双极型（Bipolar)技术、金 属氧化物半导体（M0S)技术、BiCMOS技术等。
[0018]进一步地，第一采样电容C1、第二采样电容C2、第三采样电容C3、固定电位保持电 容C4可采用M0S电容、多晶硅-多晶硅电容、多晶硅-金属电容，金属-金属电容等。
[0019]进一步地，所述开关可采用单管（如NMOS、PM0S)、双管（如CMOS)以及可消除衬 偏效应的线性化开关中的任意一种。采用单管开关可节省版图面积，且控制信号简单；但存 在导通电阻会随着输入电压的升高而增大的缺陷。双管开关的导通电阻比单管开关小，但 其占用版图面积和功耗均较大。可消除衬偏效应的线性化开关在满足高线性度的前提下， 可使输入到输出的馈通电压减小。
[0020] 进一步地，本发明所述相关双采样电路的输入端包括第一输入端Vinl和第二输 入端Vin2,第一输入端Vinl经延时单元delay后与第一采样开关S3连接，第二输入端Vin2 通过第三采样开关S5与第二采样电容C2连接。此时，相关双采样电路工作时分为两个阶 段：第一阶段为第一组开关S1和S2同时导通的部分，在此阶段中，第二组开关S3和S4、第 三组开关S5和S6同时导通，第一阶段结束之前，第二组开关S3和S4、第三组开关S5和S6 需全部关断；第二阶段是指第一组开关S1和S2全部关断后，第四组开关S7和S8同时导通 的部分。
[0021] 本发明的有益效果为：本发明提供的消除失调的相关双采样电路通过调整电容的 比例实现运放失调的消除，与运放增益无关，既减小了运放设计的难度，又能实现低增益运 放失调的消除；且电路结构简单，时序控制方式简单，能有效减小失调电压对采样输出的影 响。
【附图说明】
[0022] 图1是本发明一种实施方式的可消除失调的相关双采样电路结构示意图；
[0023] 图2是本发明一种实施方式的可消除失调的相关双采样电路中各个开关的控制 时序图；
[0024] 图3是本发明一种实施方