压源40确定。应当注意，像素电路102和104中的电流整流电路30可以比运算放大器生成更少的电子噪声。
[0022]如先前所陈述的，漏电流限制了因为常规像素电路可以耗尽存储在光电二极管上的初始偏置电荷，所以它以图像积分模式保持的时间长度。漏电流还产生限制了常规像素电路的低信号检测能力的散粒噪声。根据本公开的一些实施例，偏置电路10中的电压源40被配置成提供偏置电压0V，以使不能在光电二极管ro中生成漏电流。因此，除了提供更好的线性度之外，具有零偏置的光电二极管的像素电路101，102，103和104可以具有长的操作时间和低的散粒噪声。
[0023 ]在图1，图2，图3和图4所图示的示例实施例中，偏置电路1被配置成在图像采集周期期间以第一模式操作并且在读出周期期间和重置周期期间以第二模式操作。偏置电路10可以基于偏置信号BIAS在第一模式和第二模式之间切换。在第一模式中，偏置电路10的内部偏置电流被调制到足以从光电二极管PD中排出电荷并且维持光电二极管PD两端的恒定偏置电压的最小值。在第二模式中，偏置电路10的内部偏置电流被调制到用于降低噪声并且提供足够的驱动强度以向数据线以良好的完整性发送输出电压Vo的更高的值(高达100倍的其最小值)。因此，可以通过调制偏置电路10的内部偏置电流来减少功耗，特别是当像素电路101，102，103和104在具有高像素计数的有源/无源单片成像系统中实现。
[0024]在如图3和图4所图示的示例实施例中，每个像素电路103和104还包括增益切换电路50和电荷-电压转换器C2。增益切换电路50包括电压比较器52和选择电路，该选择电路具有锁存器54和开关SW3和SW4。电压比较器52被配置成根据输出电压Vo和阈值电压Vth之间的差来生成选择信号Vs。锁存器54被配置成生成与选择信号Vs的逻辑电平相关联的锁存信号Va。增益比电荷-电压转换器Cl的增益更高的电荷-电压转换器C2基于锁存信号Va经由开关SW3与电荷-电压转换器Cl平行地耦合。电荷-电压转换器C2可以是但不限于线性平行板电容器或具有类似功能的另一类型的设备。
[0025]如果使像素电路103或104的总电荷-电压转换比例尽可能小以实现最佳的信噪比，则可能降低可以被处理的信号电荷的数量。根据本公开的至少一些实施例，电荷-电压转换器Cl的增益可能被选择为尽可能小以提供尽可能高的转换效率，而电荷-电压转换器C2的增益可以被选择为显著比电荷-电压转换器Cl的增益大(通常，4或16倍更大)来处理更大数量的信号电荷。在每一帧开始时，选择电路中的开关SW3被断开(开路)，并且像素电路103或104的总电荷-电压转换比例因此单独由电荷-电压转换器Cl的增益确定。在这样的情形下，像素电路103或104可以提高电荷-电压转换效率和信噪比。
[0026]如先前所陈述的，由电荷-电压转换器Cl提供的输出电压Vo与由光电二极管PD生成的并且从光电二极管ro排出的电荷成比例，并且由电压比较器52提供的选择信号Vs与输出电压Vo和阈值电压Vth之间的差成比例。如果光电二极管ro被暴露于光或辐射水平，则在电荷-电压转换器Cl中累积的电荷可以产生不超过阈值电压Vth的输出电压Vo。在这一刻，由电压比较器52生成的选择信号Vs处于低逻辑电平，并且由选择电路中的锁存器54所生成的对应的锁存信号Va保持开关SW3处于“断开”状态。因此，像素电路103或104的总电荷-电压转换比例仍然单独由电荷-电压转换器Cl的增益确定，从而提高了电荷-电压转换效率和信噪比。
[0027]如果光电二极管PD被暴露于高水平的光或辐射，则在电荷-电压转换器Cl中累积的电荷可以足够大，以使输出电压Vo迅速增加直至超过阈值电压Vth为止。在该条件下，由电压比较器52生成的选择信号Vs处于高逻辑电平，并且由选择电路中的锁存器54所生成的对应的锁存信号Va接通(短路)开关SW3，从而允许电荷-电压转换器C2与电荷-电压转换器Cl平行地耦合。因此，像素电路103或104的总电荷-电压转换比例现在可以由电荷-电压转换器Cl的增益和电荷-电压转换器C2的增益两者确定，从而允许像素电路103或104积分更大数量的信号电荷。
[0028]这样，图像中的暗区域(低水平的光或辐射)可以用高增益和低附加噪声捕获，而明亮区域(高水平的光或辐射)用高信号容量捕获。以低增益捕获的像素数据可以由锁存输出标记为增益比特值GB，其与输出电压Vo平行被多路复用出(通过控制开关SWl和SW4)。随后的图像处理计算机(未示出)可以然后数字地将用于该像素的代表数字值乘以用于该像素的所校准的增益比，以恢复用于所有像素的线性信号值，但动态范围可能比现有技术的像素电路中的固定增益设计更大。
[0029]图5是根据本公开的至少一些实施例的用图1的像素电路101实现的成像系统500的示意图。成像系统500可以被布置为MXN像素成像器阵列，其中，M和N是正整数。图5描绘了出于说明性目的当M = N=3时的实施例。尽管像素电路101用于说明，但是每个像素电路102，103和104还可以以相同的方式在成像系统中实现。
[0030]成像系统500还包括行控制电路510和列读取电路520。行控制电路510被配置成生成控制信号用于操作对应的像素电路101，包括偏置信号BIASl，BIAS2和BIAS3，选择信号SELECT!，SELECT2和SELECT3，以及重置信号RESETl，RESET2和RESET3。偏置信号BIASl，BIAS2和BIAS3用于分别调制像素电路101的第一，第二和第三行中运算放大器20的偏置电流。选择信号SELECT1，SELECT2和SELECT3用于分别接通像素电路101的第一，第二和第三行中的开关SWl，以使对应的行的输出信号Vo可以被传送到列读出电路520。重置信号RESETl，RESET2和RESET3用来分别接通像素电路101的第一，第二和第三行中的开关SW2，以便清除累积在对应行的电荷-电压转换器Cl中的电荷用于下一图像获取。
[0031]列读出电路520包括第一视频处理电路、第二视频处理电路、多个信号数据线DLA1，DLA2和DLA3、以及多个重置数据线DLB1，DLB2和DLB3。第一视频处理电路包括视频处理单元Al，A2和A3，每个被配置成处理经由对应的信号数据线从对应列的像素电路101接收的输出电压Vo。第二视频处理电路包括视频处理单元BI，B2和B3，每个被配置成处理经由对应的重置数据线从对应列的像素电路101接收的输出电压Vo。在成像系统500中，提供了用于对应列的像素电路101的两个视频处理电路和两条数据线。例如，当像素电路101的第一行中的开关SWl由选择信号SELECT1接通时，处理单元Al可以通过经由信号数据线DLm锁存输出电压Vo来获取信号样本，并且处理单元BI可以通过经由重置数据线DLb1锁存输出电压Vo来获取重置样本。
[0032]在一些实施例中，在完成图像积分时，存储在每个像素电路上的信号可以通过矩阵数据线和列读出电路520读出以形成光栅视频信号VIDEO。顺序地，通常在矩阵逐行的基础上，该行的像素内运算放大器20可以基于对应的偏置信号用升高的偏置电流进行操作，并且该行的开关SWl可能由对应的选择信号接通。因此，该行中的运算放大器20的输出端可以通过矩阵数据线被连接至列读出电路520。紧接在从每个数据线捕获信号样本之后，用于该行的重置信号可以被激活以清除所积累的信号电荷并且为下一个图像积分阶段准备像素电路。
[0033]图6是图示了根据本公开的至少一些实施例的图5的成像系统500的操作的时序图。当选择信号SELECT1，SELECT2和SELECT3有效(由图6中的高级别表示)时，接通开关SWl，以允许列读出电路520从对应的像素电路中获取信号样本和重置样本。在一些实施例中，在对应的重置信号变为无效之前和之后，用于每行的选择信号可以保持有效足够的时间，以允许视频处理电路Al，A2和A3在重置电荷-电压转换器Cl之前从对应的像素电路中获取信号样本，并且以允许视频处理电路B1，