专利名称：线路母板的制作方法
技术领域：
本实用新型是关于一种线路母板(circuit mother board),且特别是关于一种具有凹穴结构(cavity structure )的线路母板。
背景技术：
线路板(circuit board)是很多电子装置(electronic device )所需要的重要元件。线路板能与多个电子元件(electronic component)组装，而这些电子元件例如是芯片(chip)与无源元ff (passive component)。通过线游^反，这些电子元件得以彼此电性连接，而信号才能在这些电子元件之间传递。
目前的线路板通常是将线路母板切割而形成。详细地说， 一块线路母板包括多个线路板，而线路母板会经过切割程序，以使这些线路板彼此分离。
图1A为传统的一种线路母板的正面俯视示意图，图1B为图IA的线路母板的反面俯视示意图。请同时参考图IA与图IB,传统的线路母板IO具有一上表面10a以及一下表面10b,且线路母板10包括多个线路板20 (图1A与图1B中分别示出八个)，其中这些线路板20呈阵列排列。每一线路板20具有至少一凹穴结构22(图1A示出三个)，且这些凹穴结构22位于线鴻^母板10的上表面10a。
由于这些线路板20上的这些凹穴结构22均是位于线路母板10的上表面10a，换句话说，线路母板10的下表面10b无这些凹穴结构22。当线路母板10受到反复热涨冷缩的影响后，线路母板10的上表面10a与下表面10b所受到的膨胀量或收缩量也会不同，而此现象所产生应力会使得线路母板10发生翘曲的情形，进而导致线路母板10难以进行后续的切割制程。
实用新型内容
本实用新型提供一种线路母板，以解决上述传统的线路母板翘曲的问题。
本实用新型提供一种线路母板，其具有多个第一线路区、多个第二线路
4区以及彼此相对的一上表面与一下表面。线路母^反包括多个第一线路板以及多个第二线路板。这些第一线路板分别位于这些第一线路区。每一第一线路板具有至少一第一凹穴结构，且第一凹穴结构位于上表面。这些第二线路板分别位于这些第二线路区。每一第二线^^板具有至少一第二凹穴结构，且第二凹穴结构位于下表面。这些第一线路区与这些第二线路区呈交替排列，且这些第 一线路板与这些第二线路板呈交替排列。
在本实用新型的一实施例中，上述的每一第一线路板具有多个芯片接
垫。这些芯片接垫配置在第一凹穴结构内。
在本实用新型的一实施例中，上述的每一第二线路板具有多个芯片接
垫。这些芯片接垫配置在第二凹穴结构内。
在本实用新型的一实施例中，上述的线路母板还具有多个切割区。这些
第 一线路区与这些第二线路区均位于这些切割区内。
本实用新型还提供一种线路母板，其具有彼此相对的一上表面与一下表面以及多个第 一线路区与多个第二线路区。线路母板包括多个第 一阵列线路板以及多个第二阵列线路板。这些第 一阵列线路板分别位于这些第 一线路区，且每一第一阵列线路板具有多个第一凹穴结构。这些第一凹穴结构位于上表面。这些第二阵列线路板分别位于这些第二线路区，且每一第二阵列线路板具有多个第二凹穴结构。这些第二凹穴结构位于下表面。这些第一线路区与这些第二线路区呈交替排列，且这些第 一阵列线路板与这些第二阵列线路板呈交替排列。
在本实用新型的一实施例中，上述的每一第一阵列线路板包括多个第一线路板，这些第一凹穴结构分别位于这些第一线路板上。
在本实用新型的一实施例中，上述的每一第 一线路板具有多个芯片接垫。这些芯片接垫配置在第一凹穴结构内。
在本实用新型的一实施例中，上述的每一第二阵列线路板包括多个第二线路板。这些第二凹穴结构分别位于这些第二线路板上。
在本实用新型的一实施例中，上述的每一第二线路板具有多个芯片接垫。这些芯片接垫配置在第二凹穴结构内。
在本实用新型的一实施例中，上述的线路母板还具有多个切割区。这些第 一线路区与这些第二线路区均位于这些切割区内。
基于上述，由于本实用新型的第一凹穴结构与第二凹穴结构分别配置在
5线路母板的上表面与下表面，且第一线路板与第二线路板呈交替排列，因此， 于传统的技术相比较，本实用新型的线路母板的i殳计，可将因热涨冷缩所产 生的应力分散在线路母板的上表面与下表面，可以减少线路母板发生翘曲的 情形。
为让本实用新型的上述和其他目的、特征和优点能更明显易懂，下文特 举实施例，并配合附图作详细i兌明如下。
图1A为传统的一种线路母板的正面俯视示意图。
图IB为图1A的线路母板的反面俯视示意图。
图2A为本实用新型的 一 实施例的 一种线路母+反的正面俯视示意图。
图2B为图2A的线路母板的反面俯视示意图。
图2C为图2A中线I-I的剖面示意图。
图2D为应用图2C的第一线路板所形成的一芯片封装结构的放大示意图。
图3A为本实用新型的另 一实施例的一种线路母板的正面俯视示意图。
图3B为图3A的线路母板的反面俯视示意图。
主要元件符号说明
10、 100、 200:线路母#反
10a、 100a、 200a:上表面
10b、 100b、 200b:下表面
20:线路板
22:凹穴结沖勾
110a、 210a:第一线路区
110b、 210b:第二线路区
110c、 210c:切割区
120、 220:第一线路板
122、 222:第一凹穴结构
124:芯片接垫
130、 230:第二线路板
132、 232:第二凹穴结构140:芯片 150:焊线
220A:第一阵列线路板 230A:第二阵列线路板 P、 P，基准点
具体实施方式
图2A为本实用新型的一实施例的一种线路母^反的正面俯视示意图，图 2B为图2A的线路母板的反面俯视示意图，图2C为图2A中线I-I的剖面示 意图。在此必须说明的是，为了方便说明起见，图2C中省略示出部分构件。 请同时参考图2A、图2B与图2C，在本实施例中，线路母板100具有彼此 相对的一上表面100a与一下表面100b以及多个第一线路区110a (图2A与 图2B中仅示意地示出四个)与多个第二线路区110b(图2A与图2B中仅示 意地示出四个)。线路母板100包括多个第一线^各斧反120 (图2A与图2B中 仅示意地示出四个)以及多个第二线路板130(图2A与图2B中仅示意地示 出四个)。
详细地说，这些第一线路板120分别位于这些第一线路区110a，且每一 第一线路板120具有至少一第一凹穴结构122(图2A中仅示意地示出三个)。 这些第一凹穴结构122位于线路母板100的上表面100a。这些第二线路板 130分别位于这些第二线路区110b，且每一第二线3各板130具有至少一第二 凹穴结构132 (图2B中仅示意地示出三个)。这些第二凹穴结构132位于线 路母板100的下表面100b。筒单地说，每一第一线^吝板120均具有这些位于 线路母板100的上表面100a的第一凹穴结构122,每一第二线路板130均具 有这些位于线路母板100的下表面100b的第二凹穴结构132。此外，这些第 一线路板120与这些第二线路板130呈交替排列，这些第一线路区110a与 这些第二线路区110b呈交替排列。
在此必须说明的是，在本实施例中，这些第一线路才反120的结构形态与 这些第二线路板130的结构形态相似，其不同之处在于这些第一线路板120 的这些第一凹穴结构122是位于线路母板100的上表面100a上，这些第二 线路板130的这些第二凹穴结构132是位于线路母板100的下表面100b上。 另外，本实施例的线路母板100例如为条状线路母板(strip )。具体而言，请再参考图2A，在本实施例中，线^^母板100的这些第一 线路板120与这些第二线路板130构成一阵列，以邻近基准点P为第一行并 依照由上至下的原则，在线路母板100上奇数列(第一列、第三列)的呈现 是第一线路板120位于第一行，第二线路板130位于第二行，在线路母板 IOO上偶数列(第二列、第四列)的呈现是第二线路板130位于第一行， 第一线路板120位于第二行。换句话说，这些第一线路板120与这些第二线 路板130呈交替排列，也就是说，这些第一线路板120所位于的这些第一线 路区110a与这些第二线路板130所位于的这些第二线路区110b也呈交替排 列。
如上所述，由于这些第一凹穴结构122是分别位于这些第一线路板120 上，且这些第一凹穴结构122是位于线路母板100的上表面100a,因此在这 些第一线路板120与这些第二线路板130所构成的阵列中，这些第一凹穴结 构122在线路母板100的上表面100a是呈现于第一行的奇数列(第一列、 第三列)中与第二行的偶数列(第二列、第四列)中，换句话说，任两第一 线路板120上的这些第一凹穴结构122彼此不相邻。
此外，请再参考图2B,由于这些第二凹穴结构132是分别位于这些第 二线路板130上，且这些第二凹穴结构132是位于线路母板100的下表面 100b,因此在这些第一线路板120与这些第二线鴻4反130所构成的阵列中， 邻近基准点P为第一行并依照由上至下的原则，这些第二凹穴结构132于线 路母板100的下表面100b是呈现于第一行的偶数列(第二列、第四列)中 与第二行的奇数列(第一列、第三列)中，换句话说，任两第二线路板130 上的这些第二凹穴结构132彼此不相邻。
在此必须说明的是，在本实施例中，图2A与图2B中所呈现的线路母 板100的这些第一线路板120与这些第二线路板130的排列方式，以及这些 第一凹穴结构122与这些第二凹穴结构132分别在这些第一线路板120与这 些第二线路板130上的排列方式仅为举例说明，并非限定本实用新型。
另外，本实施例的线路母板IOO还具有多个切割区110c,其中这些第一 线路区110a与这些第二线路区110b均位于这些切割区110c内。详细地说， 可以对线路母板IOO进形切割程序，将这些切割区110c内的这些第一线路 板120与这些第二线路板130切割下来，进而有助于后续芯片封装制程。
图2D为应用图2C的第一线路板所形成的一芯片封装结构的放大示意图。请参考图2D,在本实施例中，每一第一线路板120具有多个芯片接垫 124(图2D仅示意地示为两个)，这些芯片接垫124配置在第一凹穴结构122 内。详细地i兌，将一芯片140配置在第一线路板120的第一凹穴结构122内， 并使芯片140与第一线路板120电性连接，其中芯片140与第一线路板120 之间电性连接的方式例如是采用打线接合制程。当进行打线接合制程时会形 成多条焊线150，而这些焊线150能够将芯片140电性连接至这些芯片接垫 124上，即可完成一芯片封装结构。
当然，在其他未示出的实施例中，芯片140与第一线路板120之间电性 连接的方式亦可以是覆晶接合技术。另外，在此必须说明的是，这些第二线 路板130的结构形态与这些第一线路板120的结构形态实质上相同，也就是 说，每一第二线路板130具有多个配置在第二凹穴结构132内芯片接垫(未 示出)，而这些第二线路板130的应用与这些第一线路板120的应用相同， 故在此不赘述。
简单地说，由于本实施的这些第一凹穴结构122与这些第二凹穴结构 132均分别配置在线路母板100的上表面100a与下表面100b，且这些第一 线路板120与这些第二线路板130呈交替排列，故当线路母板100受到反复 热涨冷缩的影响后，线路母板100的上表面100a与下表面100b所受到的膨 胀量或收缩量会大致相同。与传统的技术相比较，本实施例的线路母板IOO 的上表面100a与下表面100b的结构设计较为对称，使线路母板100可以将 热涨冷缩后所产生的应力分散在上表面100a与下表面100b,以减少线路母 板100发生翘曲的情形。
图3A为本实用新型的另一实施例的一种线路母板的正面俯视示意图， 图3B为图3A的线路母板的反面俯视示意图。请同时参考图3A与图3B， 在本实施例中，线^各母板200具有《皮此相对的一上表面200a与一下表面200b 以及多个第一线路区210a (图3A与图3B中仅示意地示出三个)与多个第 二线路区210b(图3A与图3B中仅示意地示出三个)。线路母板200包括多 个第一阵列线路板220A (图3A与图3B中仅示意地示出三个)以及多个第 二阵列线路板230A (图3A与图3B中4又示意地示出三个)。
详细地说，这些第一阵列线路板220A分别位于这些第一线路区210a， 且每一第一阵列线路板220A具有多个第一凹穴结构222。这些第一凹穴结 构222位于线路母板200的上表面200a。这些第二阵列线路板230A分别位
9于这些第二线路区210b，且每一第二阵列线路板230A具有多个第二凹穴结 构232。这些第二凹穴结构232位于线路母板200的下表面200b。此外，这 些第一线路区210a与这些第二线路区210b呈交替排列，且这些第一阵列线 路板220A与这些第二阵列线路板230A呈交替排列。
进一步而言，在本实施例中，线路母板200的每一第一阵列线路板220A 包括多个第一线路板220 (图3A与图3B中仅示意地示出八个)，且这些第 一凹穴结构222分别位于这些第一线路板220。线路母板200的每一第二阵 列线路板230A包括多个第二线路板230 (图3A与图3B中仅示意地示出八 个)，且这些第二凹穴结构232分别位于这些第二线^各板230。换句话说，每 一第一阵列线路板220A均是由具有这些第一凹穴结构222的这些第一线路 板220所组成，每一第二阵列线路板230A均是由具有这些第二凹穴结构232 的这些第二线路板230所组成。另外，在本实施例中，线^各母板200例如为 平板状线路母板(panel),而每一第一阵列线路板220A与每一第二阵列线 路板230A例如为条状线路板(strip )。
具体而言，请再参考图3A，在本实施例中，线路母板200的这些第一 阵列线路板220A与这些第二阵列线路板230A构成一群组阵列，以邻近基 准点P为第 一行并依照由上至下的原则，在线路母板200上奇数列(第 一列、 第三列)的呈现是第一阵列线絲4反220A位于第一行，第二阵列线路板230A 位于第二行，在线路母板200上偶数列(第二列)的呈现是第二阵列线路 板230A位于第一行，第一阵列线路板220A位于第二行。换句话说，这些 第一阵列线路板220A与这些第二阵列线路板230A呈交替排列，也就是说， 这些第一阵列线路板220A所位于这些第一线路区210a与这些第二阵列线路 板230A所位于的这些第二线路区210b也呈交替排列。
如上所述，由于这些第一线路板220是分别位于每一第一阵列线路板 220A上，且这些第一线路板220上具有这些位于线路母板200的上表面200a 的这些第一凹穴结构222,因此在这些第一阵列线^各板220A与这些第二阵 列线路板230A所构成的群组阵列中，每一第一阵列线路板220A的这些第 一线路板220于线路母板200的上表面200a是呈现于第一行的奇数列(第 一列、第三列)中与第二行的偶数列(第二列)中，换句话说，任两第一阵 列线路板220A上的这些第一线路板220彼此不相邻，也就是说，任两第一 阵列线路板220A的这些第一线路板220中的这些第一凹穴结构222彼此不相邻。
此外，请再参考图3B,由于这些第二线路板230是分别位于每一第二 阵列线路板230A上，且这些第二线路板230上具有这些位于线路母板200 的下表面200b的这些第二凹穴结构232,因此在这些第一阵列线路板220A 与这些第二阵列线路板230A所构成的群组阵列中，以邻近基准点P为第一 行并依照由上至下的原则，每一第二阵列线路板220A的这些第二线路板230 在线路母板200的下表面200b是呈现在第一行的偶数列(第二列)中与第 二行的奇数列(第一列、第三列)中，换句话说，任两第二阵列线路板230A 上的这些第二线路板230彼此不相邻，也就是说，任两第二阵列线路板230A 的这些第二线路板230中的这些第二凹穴结构232彼此不相邻。
在此必须说明的是，在本实施例中，图3A与图3B中所呈现的线路母 板200的这些第一阵列线路板220A与这些第二阵列线路板230A的排列方 式，这些第一线路板220与这些第二线路板230的排列方式，以及这些第一 凹穴结构222与这些第二凹穴结构232分别在这些第一线路板220与这些第 二线路板230上的排列方式仅为举例说明，并非限定本实用新型。
另外，本实施例的线路母板200还具有多个切割区210c,其中这些第一 线路区210a与这些第二线路区210c均位于这些切割区210c内。详细地说， 可以对线路母板200进形切割程序，将这些切割区210c内的这些第一阵列 线路板220A与这些第二阵列线^各板230A切割下来，以形成如图2A与图 2B的线路母板100的结构。换句话说，平板状的线路母板200可切割成多 个条状的线路母板100。
在此必须说明的是，在本实施例中，每一第一线路板220结构形态实质 上与上述第一线路板120的结构形态相同，每一第二线路板230结构形态实 质上与上述第二线路板130的结构形态相同，也就是说，每一第一线路板220 与每一第二线路板230均分别具有多个配置在第一凹穴结构222与第二凹穴 结构232内的芯片接垫(未示出)，请参考图2C与图2D。
筒单地说，由于本实施的这些第一凹穴结构222与这些第二凹穴结构 232均分别配置在线路母板200的上表面200a与下表面200b,且这些第一 阵列线路板220A与这些第二阵列线路板230A呈交替排列，故线路母板200 的上表面200a与下表面200b的结构设计4交为对称。因此，当线路母板200 受到反复热涨冷缩的影响后，线路母板200的上表面200a与下表面200b所
ii受到的膨胀量或收缩量也会大致相同，可以减少线^^母板200发生翘曲的情 形。
综上所述，由于本实用新型的线路母板所具有的第一凹穴结构与第二凹 穴结构是分别位于上表面与下表面，且第 一线路板与第二线路板交替排列于 线路母板上，因此，当线路母板受到热涨冷缩的影响后，此膨胀量或收缩量
路母板发生翘曲的情形，进而有助于后续切割制程。
虽然本实用新型已以实施例^Hf如上，然其并非用以限定本实用新型， 任何所属技术领域中具有通常知识者，在不脱离本实用新型的精神和范围 内，当可作些许的更动与润饰，故本实用新型的保护范围当视权利要求书所 界定者为准。
权利要求1. 一种线路母板，其特征在于，具有多个第一线路区、多个第二线路区以及彼此相对的一上表面与一下表面，该线路母板包括多个第一线路板，分别位于所述第一线路区，各该第一线路板具有至少一第一凹穴结构，且该第一凹穴结构位于该上表面；以及多个第二线路板，分别位于所述第二线路区，各该第二线路板具有至少一第二凹穴结构，且该第二凹穴结构位于该下表面，其中所述第一线路区与所述第二线路区呈交替排列，且所述第一线路板与所述第二线路板呈交替排列。
2. 根据权利要求1所述的线路母板，其特征在于，其中各该第一线路板 具有多个芯片接垫，所述芯片接垫配置在该第一凹穴结构内。
3. 根据权利要求1所述的线路母板，其特征在于，其中各该第二线路板 具有多个芯片接垫，所述芯片接垫配置在该第二凹穴结构内。
4. 根据权利要求1所述的线路母板，其特征在于，还具有多个切割区， 所述第 一线路区与所述第二线路区均位于所述切割区内。
5. —种线路母板，其特征在于，具有彼此相对的一上表面与一下表面以 及多个第一线路区与多个第二线路区，该线路母板包括多个第一阵列线路板，分别位于所述第一线^各区，各该第一阵列线3各板 具有多个第一凹穴结构，且所述第一凹穴结构位于该上表面；以及多个第二阵列线路板，分别位于所述第二线路区，各该第二阵列线路板具有多个第二凹穴结构，且所述第二凹穴结构位于该下表面，其中所述第 一线路区与所述第二线路区呈交替排列，且所述第 一阵列线 路板与所述第二阵列线路板呈交替排列。
6. 根据权利要求5所述的线路母板，其特征在于，其中各该第一阵列线 路板包括多个第一线路板，所述第一凹穴结构分别位于所述第一线路板。
7. 根据权利要求6所述的线路母板，其特征在于，其中各该第一线路板 具有多个芯片接垫，所述芯片接垫配置在该第 一凹穴结构内。
8. 根据权利要求5所述的线路母板，其特征在于，其中各该第二阵列线 路板包括多个第二线路板，所述第二凹穴结构分别位于所述第二线^各板。
9. 根据权利要求8所述的线路母板，其特征在于，其中各该第二线路板具有多个芯片接垫，所述芯片接垫配置在该第二凹穴结构内。
10.根据权利要求5所述的线路母板，其特征在于，还具有多个切割区， 所述第 一线^各区与所述第二线^各区均位于所述切割区内。
专利摘要一种线路母板，具有多个第一线路区、多个第二线路区以及彼此相对的一上表面与一下表面。线路母板包括多个第一线路板以及多个第二线路板。这些第一线路板分别位于这些第一线路区。每一第一线路板具有至少一第一凹穴结构。第一凹穴结构位于上表面。这些第二线路板分别位于这些第二线路区。每一第二线路板具有至少一第二凹穴结构。第二凹穴结构位于下表面。这些第一线路区与这些第二线路区呈交替排列。这些第一线路板与这些第二线路板呈交替排列。
文档编号H05K1/02GK201267052SQ20082011948
公开日2009年7月1日 申请日期2008年8月13日 优先权日2008年8月13日
发明者余丞博, 黄瀚霈 申请人:欣兴电子股份有限公司