为电子设备外壳提供电磁干扰屏蔽的三维结构的制作方法

专利名称：为电子设备外壳提供电磁干扰屏蔽的三维结构的制作方法
技术领域：
本发明涉及为电子设备外壳提供电磁干扰屏蔽的三维结构。
背景技术：
下列背景技术部分部分地抽取自澳尔.英.基思.阿姆斯特朗(Eur Ing Keith Armstrong)、彻丽.克拉夫(Cherry Clough)咨询员、EMC-UK联盟的“EMC第四部分屏蔽设 计技术(Design Techniques for EMC-Part 4 Shielding) ”。完全体积屏蔽通常称为“法拉第电笼(Faraday Cage) ”，尽管这可以给出布满洞的 圆筒(像法拉第先生的原版一样)是可接受的这么一种印象，然而通常不是这样。对于屏蔽 来说存在成本等级，这使得在设计过程中尽早考虑屏蔽在商业上非常重要。屏蔽可以围绕 以下元器件安装各个IC-成本例如25P ；PCB电路的隔离区域-成本例如￡1 ；整个PCB-成 本例如￡ 10 ；子组件和模块-成本例如￡ 15 ；整个产品-成本例如￡ 100 ；组件(例如工业 控制和仪表操纵台)_成本例如￡1，000 ；房间-成本例如￡10，000 ；而建筑物-成本例如 ￡100，000。屏蔽总是会增加成本和重量，因此总是希望最好使用在这一系列中描述的其它技 术来改善EMC，并降低对屏蔽的需要。甚至当希望避免完全屏蔽时，最好考虑到墨菲法则 (Murphy Law)并根据真正的概念设计，以便如果需要可以在以后添加屏蔽。还可通过使所 有导体和组件都非常接近固体金属片来达到屏蔽度。因此，完全由低外形表面贴器件组装 成的接地平面PCB，因其在EMC方面的优势而被推荐使用。
首先通过使电子设备组件的内部电子单元和电缆一直保持接近接地金属表面，其 次通过将它们的接地端直连到金属表面，而不是(或者以及)利用基于绿/黄导线的安全 星形接地系统，可以在电子设备组件中获得有效的屏蔽度。该技术采用镀锌座架板或机箱， 并有助于避免对高价外壳SE的需要。已经针对屏蔽罩如何工作撰写了许多教科书，因此这里不再重复它们。不过，若干 概括的概念是有帮助的。屏蔽罩在辐射的电磁波的传播、反射和/或吸收的路径上设置了 阻抗不连续点。这在概念上非常类似于滤波器的工作方式——它们在多余的传导信号路径 上设置阻抗不连续点。阻抗比越大，SE越大。在0. 5毫米或更大的厚度条件下，大部分正常制造的金属都提供1兆赫兹以上的 良好SE和100兆赫兹以上的优良SE。这种金属屏蔽罩的问题大部分是由薄材料、频率低于 1兆赫兹和孔引起。通常最好使被屏蔽的电路与其屏蔽罩的壁之间的距离大一些。被屏蔽的体积越 大，屏蔽罩外侧的发射场和器件所形成的场就将变得越“稀薄”。当外壳具有彼此平行的壁时，就可能以谐振频率建立驻波，因此可能引起SE问 题。不规则形状的外壳或具有曲面或非平行壁的外壳有助于避免谐振。当相对的屏蔽壁平 行时，希望避免发生由于宽度、高度或长度引起的同一频率的谐振。因此，为了避免立方体 的外壳，可以使用矩形截面的，而不是方形截面的，并且优选避免彼此成简单倍数的尺寸。 例如，如果长度是宽度的1. 5倍，那么宽度的第二谐振将与长度的第三谐振共同发生。优选 使用无理数比例的尺寸，例如由斐波纳契级数提供的那些尺寸。场源自两方面电(E)和磁(M)。电磁场由给定比例的E场和M场组成(假定空 气中波阻抗E/M为377)。电场很容易由薄的金属箔阻挡，因为电场屏蔽机制是在传导边界 处进行电荷的重新分配；因此，几乎具有高导电率(低电阻)的任何东西都表现出合适的低 阻抗。尽管在高频率下电荷重新分配的高速率会导致产生大量位移电流，但是即便薄铝也 能轻松应对这一情况。不过，磁场可能更难阻挡。它们需要在屏蔽材料内部产生涡电流来 创建与入射磁场相反的磁场。薄铝不是很适合这一目的，并且给定SE所需的电流渗透深度 取决于磁场的频率。SE也取决于用于屏蔽的金属的特性，这称为“集肤效应”。称为“集肤效应”的屏蔽材料的集肤深度使得由回跳磁场引起的电流大约降低9 分贝。因此，厚度为3个集肤深度的材料在相反侧具有降低了大约27分贝的电流，并具有 M场的大约27分贝的SE。集肤效应通常在低频尤其重要，在这样的频率下所形成的场更有可能磁性优良且 具有比377 Ω更低的波阻抗。大部分教科书都给出了集肤深度的公式；不过，该公式需要知 道屏蔽材料的电导率和相对磁导率。铜和铝的电导率超过钢的5倍，因此非常善于阻挡电场，但是它们的相对磁导率 为1 (等于空气的)。典型的软钢在低频下具有大约为300的相对磁导率，当频率增至超过 100千赫兹时，下降为1。软钢的较高磁导率使它的集肤深度减小，使得用于屏蔽低频时比 铝有更好的合理厚度。不同等级的钢(特别是不锈钢)具有不同的电导率和磁导率，结果 它们的集肤深度也有显著不同。用于屏蔽的好材料应具有高的电导率和高的磁导率以及足 够的厚度，以在所关心的最低频率下获得需要的集肤深度量。具有纯锌(例如10微米或更 多)的1毫米厚的软钢板适于许多应用场合。
用普通结构的金属制品很容易获得频率超过30兆赫兹时的100分贝或更多的 SE结果。不过，这采用完全封闭的没有接头或缝隙的屏蔽体积，于是使得产品组装相当困 难，除非你准备好对它进行完全焊缝，并且也没有外部电缆、天线或传感器(而不是异常产 品)。实践中，无论是否做出屏蔽来降低发射或改善抗扰性，大部分屏蔽性能都由其中的孔 来限制。考虑孔作为其它最佳屏蔽中的洞暗示了孔用作半波谐振的“狭缝天线”。这使得我 们能对给定SE做出关于最大孔尺寸的预测对于单个孔，SE = 201og ( Ω /2d)，其中Ω是所 关心频率下的波长，d是孔的最大尺寸。事实上，这一假定不可能总是正确，但是它是一个 成为良好框架的简易设计工具。有可能根据具体产品上使用的技术和构建方法以及实际经 验来改进该公式。狭缝天线的谐振频率由其最长尺寸——对角线来管理。这使得孔多宽或多窄甚或 是否存在穿过孔的视线的差异很小。均勻的孔以及漆或氧化膜的厚度，通过重叠金属板形成，刚好在它们的谐振频率 下辐射(泄漏)，如同它们宽得足够一个手指穿过。最重要的EMC问题之一是使产品的内部 频率保持在内部，因此它们不会污染外部的射频频谱。狭缝天线的半波谐振(以上述的经验法则SE = 201og(2d)表示)利用关系式Y = ·λ (其中γ是光速3. IO8米/秒，f是以赫兹表示的频率，而λ是以米表示的波长)。 我们发现沿着19英寸的支架单元的前面板的前边缘延伸的窄的430毫米长的间隙将在350 兆赫兹左右处是半波谐振。在这一频率下，我们示例的19”前面板不再提供更多的屏蔽，并 且将它完全移除也可能没有什么差别。对于1千兆赫兹下的20分贝的SE，需要不大于约16毫米的孔。对于40分贝来 说，可能仅仅是1. 6毫米，需要衬垫来密封孔和/或需要使用后面描述的切割技术之下的波 导。实践中，实际SE取决于外壳本身的壁之间的内部谐振、组件和导体与孔的接近程度(使 诸如带状电缆之类的携带数字总线的噪声电缆远离屏蔽孔和接头)，以及用于组装外壳等 的部件的固连阻抗。任何地方可能，都期望将所有必要或不可避免的孔裂成多个更小的孔。不可避免 的长孔(盖子、门等)可能需要导电的衬垫或弹簧夹(或保持屏蔽连续性的其它手段)。彼 此靠近的多个小的相同孔的SE(粗略地)正比于其数量(SE = 201Ogn，其中n是孔数)，因 此两个孔将恶化6分贝，四个将恶化12分贝，八个将恶化18分贝等等。但是当在所关心频 率下的波长开始与小孔阵列的整个尺寸相当时，或者当孔彼此不靠近(与波长相比)时，由 于阶段消除效应这一每双数大概6分贝规则被打破。被设置为彼此相距大于半波长的孔通常不会使分别取得的SE恶化，但是100兆赫 兹下的半波长为1. 5米。在如此低的频率下，就那些小于此的典型产品而言，孔数的增加往 往使外壳的SE恶化。孔不仅用作狭缝天线。在屏蔽中流动且被迫绕孔转向路径的电流，使其发射磁场。 跨过孔的电压差使孔发射电场。作者已经看到通过微控制器从小的安装于PCB上的屏蔽罩 中的直径不大于4毫米的洞(意欲用于嵌入塑料的安装柱)以130兆赫兹发射的显著水平。发现任何具有孔的复杂外壳的SE的唯一实际明智的方式是利用三维场解算器对 结构以及任何PCB和导体(特别是那些可能靠近任何孔的)进行建模。可以实现这一功能的软件包现在都具有友好的用户界面，并可以运行在桌上型PC。或者，用户也能找到具有必 要的软件和驱动它的技能大学或设计咨询公司。由于SE随着装配方法和质量、材料以及内部PCB和电缆而大不相同，但是最好一 直保持20分贝的SE “安全边界”。如果最终的设计验证/质量测试存在问题，那么至少包 括允许利用至少20分贝来改进SE的设计特征也是有利的。50赫兹的频率是有问题的，并且希望具有任何合理厚度的普通金属的这一频率下 的SE。诸如导磁金属和射电金属之类的特殊材料具有很高的相对磁导率，通常在10，000范 围内。它们的集肤深度相应地很小，但是它们只有达到几十千赫兹才有效。注意不要敲击 由这些材料制成的东西是非常有利的，因为这将破坏它们的磁导率，因此它们不得不被扔 掉或者在氢气氛围下重新退火。这些奇异的材料用于相当相似的通道，以将磁场转向远离 受保护的区域。这与普通屏蔽罩所使用的概念不同。具有大于1的相对磁导率的所有金属屏蔽材料都能在强磁场中饱和，因此作为屏 蔽罩不能很好地工作，并且通常被加热。降低交流声场的电源变压器的钢或导磁金属屏蔽 盒能饱和，且不能获得所期望的效果。通常，使箱更大是有必要的，因此不需要体验这种强 度的局部场。另一用于低频屏蔽的屏蔽技术是主动消除，并且至少两家公司已经开发了这 种技术，具体用于在被高电平的电源频率磁场污染的环境中稳定CRT VDU的图像。图ID示出如果我们延长通过孔泄漏的波在不受约束之前必须在周遭金属壁之间 行进的距离，那么即使孔大到一个拳头都可以通过，我们也能获得可观的SE。这个非常有 效的技术成为“切割下的波导”。蜂窝金属结构实际上是并排堆叠的多个切割下的波导，经 常用作屏蔽室的通风窗，类似于高SE外壳。像任何孔一样，当其内对角(g)是半波长时，波 导使得所有入射磁场通过。因此，我们波导的切割频率由以下公式给出f。ut。ff= 150,000/ g(当g以毫米为单位时，答案是以兆赫兹为单位)。在这一切割频率下，波导不会像普通孔 那样泄漏(如图IA所示)，并且能提供更多的屏蔽对于f < 0. 5fcutoff, SE近似等于27d/ g，其中d是在波自由之前行进通过波导的距离。图IA示出由6个不同尺寸的切割下的波导所获得的SE示例。更小的直径(g)造 成更高的切割频率，50毫米O英寸)的直径获得1千兆赫兹的全衰减。增加的深度(d)造 成的增加的SE，实际上获得非常大的值。切割下的波导不必要由管子制成，而是可以利用简单的片状金属制品来实现，其 中金属制品折叠适当的深度(d)从而不会将产品的尺寸增加过多。作为一种技术，不是仅 受到想象力的限制，而是必须在项目早期就考虑，因为对不使用导体的失败产品进行改进 通常很难，其中导体不会穿过切割下的波导，因为这是对它们效果的折衷。切割下的波导非 常适用于塑料轴(例如，控制旋钮)，以便它们不会危及它们退出外壳的SE。替代方案是使 用具有环形导电衬垫的金属轴，并忍受最终的摩擦和磨损。切割下的波导可以避免对衬垫 的连续剥除和/或对多种固定件的需要，并因此节省材料成本和装配时间。衬垫用于避免接头、接缝、门和可移除面板处的孔泄漏。对于简易匹配的装配，衬 垫设计不太难，但是门、开口、盖子和其它可移除面板给衬垫造成了许多问题，因为它们必 须满足多个矛盾的机械的和电的需求，更不用提化学需求(以避免腐蚀)。屏蔽衬垫有时也 需要环境密封，添加中间物。图IB示出用于工业柜子的门的典型衬垫设计，它利用导电橡胶或硅树脂化合物，
6以提供环境密封和EMC屏蔽。弹簧夹通常也用于这类应用。需要注意的是，用于将门或面板安全接地的绿/黄线不会对几百千赫兹的EMC有 利。如果使用短宽的接地带而不使用长线，这可能延长几个兆赫兹。有来自多家制造商的海量种类衬垫可供选用，其中某些制造商还提供个性化定制 服务。这一观察结果揭示了没有一个衬垫适合大范围的应用。设计或选择衬垫时的考虑包 括⑴机械灵活性；⑵压缩形变；⑶大范围频率的阻抗；⑷腐蚀抵抗(关于配合材料 的低流电的EMF，适用于所预期的环境)；(5)抵挡正常使用所预期的严苛的能力；(6)安装 表面的形状和制备；(7)组装和拆装容易；以及⑶环境密封以及烟和火的需要。屏蔽衬垫有4种主要类型导电聚合物、导电包装的聚合物、金属网和弹簧夹。⑴ 导电聚合物(其中具有金属粒子的绝缘聚合物，兼作为环境密封，并且具有低压缩形变，但 是需要显著的接触压，这使得它们很难不用杠杆辅助就用在人工打开的门中。(2)导电包装 的聚合物(具有导电外涂层的聚合物泡沫或管非常软且韧，具有低的压缩形变。一些仅需 要低水平的接触压。不过，它们不能使环境密封最好，并且它们的导电层可能更容易磨损。 (3)金属网(任意的或编织的)通常非常硬，但是却更好地匹配金属外壳的阻抗，因此较之 以上类型具有更好的SE。它们具有较差的环境密封性能，但是目前一些被提供来粘合环境 密封，使得两种类型的衬垫可以用在一种操作中。(4)弹簧夹(“手指存储”)通常由铍铜合 金或不锈钢制成，且可以很灵活。它们最大的用处在于对必须容易人工提取(打开)、容易 插入(关闭)并且具有高等级用处的模块(和门)。它们的消磁接触动作有助于获得良好 的结合，并且它们与金属外壳的阻抗匹配很好，但是当它们不用于高压力时，需要维护(可 能每隔几年就用凡士林污渍)。弹簧夹也更容易受到偶然损坏，例如卷在外套袖子中并弯曲 或者折断。弹簧夹以及它们之间的间隙的尺寸引起感应，因此对于高频或关键使用来说，可 能需要双排，例如可以从大多数EMC实验室的门中看出。需对产品进行合适的机械预处理，才能够简单有效地安装衬垫。简单地吸附在表 面上并挤在匹配部件之间的衬垫，可能不会最佳地工作——它们的组装螺钉拧得越紧，从 而努力压迫衬垫使之具有良好的密封，那么固定件之间的间隙可能弯得越多，越打开泄漏 间隙。如图IB所示，这是因为匹配部件的刚度不足，如果没有衬垫可挤入的槽的话就难以 使匹配部件足够硬。槽也有助于正确定位，并且在组装过程中保持衬垫。衬垫接触区不必涂敷(除非它具有导电涂料)，并且所用材料、它们的制备和电镀 必须仔细考虑电蚀点。所有衬垫细节和测量结果必须反映在加工图上，并且必须评估对它 们所提出的改变对屏蔽和EMC的影响。当涂敷工作转移给不同的供应商时，使衬垫无用是 很普通的，因为掩模信息不会被设置在图上。由于对没有被掩住的衬垫安装区域的超范围 喷涂的变化度，在涂敷过程中所使用的改变也可能具有有害效应(当不同的涂敷工人来进 行涂敷时)。图IC示出在屏蔽外壳的壁中的大孔，利用内部的“脏箱”来控制通过孔的场泄漏。 脏箱与外壳内部之间的接头必须与屏蔽罩中的任何其它接头一样处理。基于以下两项主要技术可以获得多种屏蔽的窗口 塑料片上的薄金属膜和嵌入的 金属网。(1)塑料片上的薄金属膜，通常是氧化铟锡(ITO)。在膜厚度为8微米及其8微米 以上时，光恶化开始变得不可接受，并且对于电池供电的产品来说，增加的背光光源可能过 于难以负担。这些膜的厚度可能不足以提供100兆赫兹以下的良好SE。( 嵌入的金属网通常由变黑的铜线的细筛制成。对于与金属膜相同的光恶化来说，这些提供更高的SE，但是 如果网眼尺寸不合适，那么它们可能受到显示像素的莫尔干涉。一种窍门是对角定位网眼。蜂窝金属显示屏也可获得非常高的屏蔽性能。它们是大量切割下的波导，并排层 叠，并且大部分用在安全或军事应用中。波导极窄的视角意味着操作员的头避免任何其他 人偷看他们的显示屏。金属网眼的尺寸必须小到不会将外壳的SE降低得过多。彼此靠近的大量小的相 同孔的SE (大致)与它们的数量η成比例(SE = 201ogn)，因此两个孔将使SE恶化6分贝， 4个将使SE恶化12分贝，8个将使SE恶化18分贝，依次类推。对于典型通风格窗的大量 小孔来说，网眼尺寸显著小于对于同一 SE来说所需要的一个孔。就通风孔的尺寸超过四分 之一波长的较高频率而言，这一粗略的“每倍数6分贝”的公式可能会过于工程化，但是对 于这种情况，没有简单的规则或经验公式。切割下的波导允许具有较大值的SE的高空气流率。蜂窝金属通风屏蔽罩(由许 多长而窄的并排结合的六角形管组成)已经为此目的使用了许多年。可以相信，高屏蔽19” 柜子架的至少一个制造商要求为使用普通金属制品技术的上下通风孔使用切割下的波导 屏蔽。为通风孔设计的屏蔽可能非常复杂，由于需要清洗空气带来的沉积在屏蔽罩上的 灰尘。仔细的空气滤波器设计可以使得通风屏蔽罩被焊接或以其它方式永久地固定在位置 上。为了良好的感觉和外观，通常使用塑料外壳，但是塑料外壳很难屏蔽。用诸如粘结 剂(导电涂料)中的金属粒子之类的导电材料或使用实际的金属(电镀)涂敷塑料外壳 的内部，在技术上是严苛的，并且如果有工作的希望，那么在模具的设计过程中需要注意细 节。在发现有必要进行屏蔽时，通常会注意到塑料外壳的设计不允许通过涂敷其内表 面来获得所需的SE。弱点通常在于塑料部件之间的接缝；它们通常不能确保密封匹配，并 且通常不容易被密封。经常需要昂贵的新模具，同时市场引入和新产品的收益产生开始将 延迟。对于新产品来说，无论何时需要塑料壳体，从设计之初就考虑获得必要的SE在经 济上是致命的。在塑料上涂敷或电镀决不能非常厚，因此所获得的集肤深度的数量可能非常小。 一些利用镍和其它金属的温和涂层已经发展成为采用镍的相当高的磁导率，以降低集肤深 度并获得更好的SE。涂敷和电镀的其它实际问题包括使它们在所期望的环境中在产品的整个使用过 程中粘在塑料衬底上。没有材料和工艺的专业知识，是不太容易这么做的。产品内部脱落 的导电涂料或电镀层将对EMC造成很多危害——可能使导体短路，造成操作不可靠并存在 火灾和触电的风险。涂敷和电镀塑料必须由在这一专业领域有长期经验的专家来完成。涂敷或电镀塑料的特殊问题是电压隔离。对于第二类产品(双重绝缘)来说，将 导电层添加到塑料壳体内部可以降低漏电和间隙距离，并缓和用电安全。并且，对于任何塑 料壳体的产品来说，向壳体的内表面添加导电层可以促进通过接缝和接头进行个人静电放 电(ESD)，可能用对ESD的易感性问题替换了辐射干扰问题。出于商业原因，如果存在最终可能需要屏蔽的任何可能性，那么从最初设计过程开始就仔细设计塑料壳体非常重要。一些公司通过在印刷电路板上或组件周围使用薄的且没有吸引力的低成本金属 屏蔽罩，来精明地(预期双关语)进行包装，从而使得对于他们的漂亮塑料壳体来说没有必 要承担双重的屏蔽任务。这可以节省大量成本并省去大量麻烦，但是必须从项目之初就进 行考虑，否则没有多余的空间(或者错误类型的空间)来装配这类内部的金属制品。大批量导电的塑料或树脂通常在提供机械强度的绝缘粘结剂中使用分散的导电 粒子或线。有时这会形成基本塑料或树脂的“集肤”，使得不插入螺旋线圈或类似工具很难 获得良好的RF结合。这些绝缘集肤使得很难避免接头处产生的孔，也使得很难提供与连接 器、密封管和滤波器的主体的结合。混合导电粒子和聚合物的一致性的问题使得在一些区 域外壳很差，并在其它区域缺少屏蔽。基于碳化纤维(本身是导电的)的材料和自身导电的聚合物，开始很容易获得，但 是它们不具有金属的高导电性，因此对于给定的厚度不能给出好的SE。所有穿过屏蔽外壳 的屏蔽电缆的丝网和连接器(或密封管)以及它们的360°粘结，是与外壳金属制品本身一 样重要的任何“法拉第圆筒”的一部分。用于非屏蔽的外部电缆的滤波的整个组件和安装 对于取得好的SE来说也是非常重要的。参见用于工业柜子屏蔽(和滤波)中的最好实践 的IEC 1000-5-6 (95/210789 DC from BSI)草案。参见用于电缆(和接地)中的最好实践 的 BS IEC 61000-5-2 :1998。返回到我们的以尽可能低装配水平应用屏蔽从而节省成本的原始方案，我们应该 考虑以PCB水平屏蔽的问题。理想的PCB级屏蔽总地来说是用屏蔽的连接器和安装在其壁 上的传统滤波器来封闭金属盒，事实上，这仅是如上所述的产品级屏蔽外壳的微型版本。结 果通常称为可提供极高SE的模块，通常用于RF和微波领域。。较低成本的PCB屏蔽是有可能的，尽管它们的SE通常没有设计好的模块那么好。 它总是取决于用于提供屏蔽罩一侧的PCB中的接地层，使得简单的五个侧面的箱可以像任 何其它组件一样装配在PCB上。将这五个侧面的箱以多个周围环境中的点焊接在接地层 上，创建围绕电路的所期望区域的“法拉第圆筒”。各种标准的五个侧面的安装PCB屏蔽的 箱通常很容易获得，并且专攻于这种精密金属制品的公司通常采用用户定制的设计。箱利 用搭锁的盖子，以便当盖子打开时，可以容易地进行调整、访问测试点或替换芯片。这种可 移动的盖子通常与环境周围的弹簧夹配合，以当它们关闭在适当位置上时可以取得良好的 SE。这种屏蔽方法的弱点是明显不同的孔的变化，孔如下由焊接的接地层之间的间 隙造成的孔；接地层中的任何孔(例如通路和通孔周围的余隙)；以及五个侧面的箱中的任 何其它孔(例如通风、连接到可调整组件、显示器等的通路)。将五个侧面的箱的边缘密封 焊接到组件侧接地层，可以用耗时的人工操作为代价消除一组孔。为了最低成本，我们希望将我们所有的信号和能量都提供给作为轨道的PCB的屏 蔽区域，避免导线和电缆。这意味着我们需要使用等效于安装隔板的屏蔽连接器和安装隔 板的滤波器的PCB。等效于屏蔽电缆的PCB轨道是在两个接地层之间行进的轨道，通常称为“带状 线”。有时，保护轨道运行在同一铜层的这一“屏蔽轨道”的两侧上。这些保护轨道具有非 常多的通孔，将它们连接到上下接地层。这里，每英寸通孔的数量是限制因素，这是因为它们之间的间隙用作屏蔽孔(保护轨道本身具有太多的自感应，从而以高频提供良好的SE)。 当图1A-1E用于确定通过间隔时，由于PCB材料的介电常数大致是空气的四倍，所以它们的 频率轴应该除以2 (PCB介电常数的平方根)。一些设计者不会为保护轨道费心，而是仅仅使 用通孔来“连同”正被讨论的轨道。为了避免谐振，随机改变所期望空间周围的通孔行的间 隔是个好主意。在带状线进入由屏蔽罐封闭的电路区域处，它们的上下接地层(以及任何保护轨 道)在靠近带状线的两侧被连接在屏蔽罐的焊接接头。只具有单个接地层而另一侧暴露于空气中的轨道，就是所谓的“微波传送带”结 构。当微波传送带进入被屏蔽的PCB箱中时，它将由于箱的壁而变得阻抗不连续。如果微 波传送带中信号的最高频率组分的波长比箱壁的厚度(或箱安装盖板的宽度)大100倍， 那么不连续性可能太短而无法记录。但是如果不是这种情况，那么可能发生性能的某些恶 化，因此这种信号最好利用带状线来发送。所有被屏蔽的轨道由于经过被屏蔽的PCB区域，所以必须被滤波。通过有可能利 用PCB屏蔽而不是这种滤波来获得显著改进，但是这很难预测。因此，滤波应该总是被列入 计划的(至少对于原型来说，并且只有在EMC测试成功后才从PCB布图中移除)。最好的滤波器是穿通型，但是为了节省成本避免布线型是有利的。有引线的PCB 安装型是可获得的，并且能以通常的方式焊接到PCB上。然后，有引线的PCB座在其于后续 阶段进行安装时，用手焊接到屏蔽盒的壁。通过将滤波器的中心触点焊接到潜在的接地层， 可以更快地进行组装，这使得屏蔽箱和同一接地层之间的焊接接头在其两侧非常接近。后 一构造也适合表面安装的穿通滤波器，这能进一步降低组装成本。但是，穿通滤波器，即使是表面安装型的，也仍然比简单的铁氧体磁珠或电容器昂 贵得多。为了在开发EMC测试中找到成本最合算的滤波器，同时也最小化延迟和避免PCB 布图反复，可以采用以下任何滤波器结构来容易地创建多目的焊接点图案(1)零欧姆链 接(没有滤波器，当EMC测试新的设计时，通常用作起始点)；(2)与信号串联的电阻器或铁 氧体磁珠；C3)连接至接地层的电容器；(4)普通模式的扼流器；( 电阻器/铁氧体/电容 器组合(三通管、LC等，更详细的参见这一系列的部分3) ； (6)穿通电容器(即中心管脚接 地，不是真正的穿通)；以及(7)穿通滤波器(三通管、LC等，中心管脚接地，不是真正的穿 通)。多目的焊接点也意味着本发明不限于专有的滤波器，而是能以最低的成本被创建，以 最好满足电路(和作为整体的产品的)需求。在寻找EMI/EMC解决方案中，现有的技术是笨拙和麻烦的。例如，现有技术使用匙 状物(它们是一些在伸出部分具有凹痕的小凸起)，这样一来它们就聚在一起并朝着相反 方向。一个转变成另一个，这样它们就相配并必须做物理接触。这些结构弯曲，并且当它们 中的一个在平面内弯曲并且它们不再接触时，它们将失去它们的导电性。于是，现有技术将 开始泄漏EMI。它们的耐受性差，并且非常昂贵。此外，被设计为解决这些问题的现有制造 技术需要形成外壳，以便它必须具有榫槽接合或其它禁止的方案。

发明内容
本发明消除了对机电封装中最昂贵、可靠性最差的一方面(即EMI衬垫)的需求。 本发明提供的解决方案将消除大量应用中、“匙”状物和PC机箱中其它类似麻烦结构中对衬垫的需求。本发明提供一种硬驱动覆盖系统的结构和制造方法，其中，包括电磁干扰屏蔽 (EMI屏蔽)的聚合物被配置，以便可以减少或完全消除屏蔽衬垫。对由Premier· 制成的 磁盘驱动器固定器的一侧或多侧或者另一 EMI屏蔽聚合物材料按照图案进行切割，提供了 充分的EMI屏蔽，具有不需要屏蔽衬垫的效果。在本发明的可替换结构中，计算机箱有了廉 价的屏蔽解决方案。


图1A-1E示出各种现有的电磁干扰屏蔽原理；图2示出本发明可以实现的外壳的样本模式，其中本发明具体实施二维EMI屏蔽 解决方案中的“有效长度”的原理；图3示出在本发明的另一实施例中的计算机外壳的一侧，或者“四次切割”中的三 次切割或TORTURED PATH 解决方案；图4A示出俯视的计算机外壳的二维具体实现；图4B是计算机外壳中的2-D EMI屏蔽原理的封闭图；图4C是二维EMI屏蔽外壳的侧视图；图4D是二维EMI屏蔽外壳的正视图；图5A示出实现三维形状的本发明的第一实施例；图5B示出从不同角度看的本发明的第一实施例；图6示出正视本发明第一实施例中的五面式箱的体的平面；图7示出冲压到本发明第一实施例的盖板上的体的平面；图8A示出“凹”局部球体的样本细节；图8B示出“凸”局部球体的封闭视图；图9A示出本发明外壳的示例三维形状中的EMI屏蔽原理；图9B示出组装的外壳中的EMI屏蔽原理；图10示出提供EMI屏蔽的本发明的进一步操作；图IlA示出在箱组件中本发明的三维实施例的内部；图IlB示出盖组件中的本发明的俯视图；图IlC示出第一实施例中的箱组件的侧视图；图12示出利用单排立方体状体的本发明的可替换实施例；图13示出另一可替换实施例中的双排立方体状体；以及图14示出使用二维和三维屏蔽结构的混合结构。
具体实施例方式利用如图5A和图5B所示的本发明的“贝壳”或“扇贝”实施例，可以形成或另外配 置三维型，使得它们通常沿边缘的内部周界延伸，并且两部分FSE和FL集合在一起，并满足 “正弦曲线”。实施本发明三维实现所必要的是“切割”或冲压金属的边缘，并做相同切割， 而且它们与以“30间隙”或其它类似的东西集合在一起。本发明的基本实施例的优点尤其 包括这一事实不需要任何触点因此不会随时间劣化(参见图9B)。FSE和FL部分不必要 进行物理接触。进一步的优点包括不考虑公差，也不存在变形。
再次参见图5A，以侧角视图示出用于电子设备外壳的三维EMI屏蔽解决方案的第 一实施例。第一实施例具有利用两部分式外壳的制造容易的优点，该外壳包括具有用于容 纳电子设备的内部空间IN的五面式外壳FSE和盖板FL，一旦完成，盖板FL就会安装到五面 式外壳上。再次参见图5A-5B，图5B示出三维解决方案的部分二的实施例中的三维箱的俯视 图(本发明的部分三的实施例将在以下进行简要论述)。在这一特定的实施例中，箱或盖板 被一起模压或铸造，因此示出“三维弯曲路径”或TORTURE CHAMBER 。总的来说，电磁干扰 不会进入电子设备外壳或也不会从中漏出。在图5A和图5B所示的优选实施例中，存在具有 半圆柱型形状的(周期性的)四分之一球体IP，尽管如本领域的技术人员所理解的那样，许 多其它类型的体也足够提供必要的屏蔽，并且一些将在下文进行简要论述。在图示中，“盖 子”或盖板FL中的凹状三维体FP在盖子与箱的界面OE处沿着盖子的周边与凸状突起IP 紧密配合，盖子与箱的界面OE通常就是盖子和箱(未示出)之间的结合处的接缝所形成的 XY平面，被标记为平面XY m。尽管在箱FSE和盖子/盖板FL之间可以有适当空间，但是也在内部提供有屏蔽， 用于允许通常为了屏蔽所需的频率。如图5A和图5B所示，三维EMI屏蔽解决方案包括三维体的内部型IP，其中，这些 三维体可以是冲压成形的、切割成形的、模压成形的、挤压成形的或以其它方式被配置成的 围绕OE的顶侧或开口侧的周边的五面式外壳FSE。图5A和图5B将内部型IP示出为半球 体以及“凸出”或突起到内部空间IN，不过，在其它实施例中，所述体可以是不必要背离本发 明精神的翻转的或“凹状的”。图5A和图5B示出盖板FL也包括彼此“配套”的型，以便箱 和盖板可以无缝配合，以及提供充分的EMI屏蔽。以上述经验方法表示的狭缝天线的半波谐振是利用关系式SE = 201og( λ /2d)的 图ID中实线(以及图IE的经验方法)的基础。因此，与多孔型有关的恶化由下列关系式给 出SE降低=lOlog(N)，其中N=型中的#孔。利用关系式fX =(3，其中(是光速3\10~8 米/秒，频率以赫兹为单位，而λ是以米为单位的波长，其中f=波的频率，λ =波长，C = 光速。屏蔽即使用导电材料通过反射或吸收来减少ΕΜΙ。将电子产品与EMI成功屏蔽是 具有以下三个基本因素的复杂问题干扰源、干扰接受器以及连接源与接受器的路径。如果 缺少这三个因素的任何一个，都没有干扰问题。干扰能采用许多形式，例如电视上的失真、 计算机的中断/损失数据，或无线电广播中的“裂纹”。同一设备在一种情况下可能是干扰 源，在另一种情况下可能是接受器。当前，FCC调整30兆赫兹与2千兆赫兹之间的EMI发射，但是不指明对外部干扰 的抗扰。随着设备频率增加(10千兆赫兹的应用正在变得普通)，它们的波长成比例地降 低，这意味着EMI可以从非常小的通路发出/进入非常小的通路(例如，在1千兆赫兹的频 率下，通路必须小于1/2英寸)。因此向更高频率的趋势有助于驱动对更多EMI屏蔽的需 要。作为参考点，计算机处理器用超过250兆赫兹的频率进行操作，并且一些更新的便携式 电话工作在900兆赫兹。传统上，金属(本身导电)已经是EMI屏蔽的选择材料。由于塑料的许多好处，近 年来，用塑料树脂(具有导电涂层或纤维)代替金属已经具有巨大的趋势。即使塑料本身对电磁辐射透明，但是涂层和纤维的改进已经允许设计工程师考虑塑料的优点。作为具体的例子，考虑FCC调整以屏蔽高达2千兆赫兹的频率，在企业网络的许多 控制器中的典型最大时钟速度是400兆赫兹。如果你认为2千兆赫兹值作为所关心的最大 频率，那么在400兆赫兹，用户将屏蔽高达并包括400兆赫兹信号的第五谐波，即400兆赫 兹X5 = 2千兆赫兹(屏蔽400兆赫兹的最大时钟速度的第五谐波)。为了确定2千兆赫兹处的波长，利用等式C，以上f λ = c, λ = c/f, λ = (3 X 108)/(2 X 109 λ = 0. 15米(在2千兆赫兹处)。术语Α&Β是所关心的关于对最长可 能狭缝长度的确定λ /2 = 0. 075米或者是75毫米。推荐将孔保持在大约λ /20至λ /50 的范围内，因此对于2千兆赫兹来说，孔应该保持在以下范围内在2千兆赫兹下，最大值 λ /20 = 0. 075米或者是75毫米；在2千兆赫兹下，最小值λ /50 = 0. 003米或者是3. 0毫 米。从上述等式可以看到，对于最大长度“X”的1个洞的屏蔽效果在3毫米处，SE =201og( λ /2d)(没有最小值，越小越好，这一等式用作封装的实际值)—— > 在7. 5毫
米处 SE = 201og(0. 15Λ2Χ0. 003)) = 201og(25) = 28 分贝，->SE = 201og(0. 15/
(2X0. 0075)) = 201og(10) =20 分贝。因此，在标准应用中，有多个洞，例如优选的0. 060”厚的钢板SE降低=IOlog(N)， 具有包括100个洞的洞型且SE降低=IOlog(N) = IOlog(IOO) =20。在7. 5毫米洞的情 况下，结果是屏蔽将到零，而在3毫米洞的情况下，结果是屏蔽降低到8分贝。这即是EMI限制性质出现的地方，并且不让电磁干扰出去与获得冷却空气之间的 相互影响变得更加显著。本发明采用的原理之一由图IA示出。推荐最多的封装应用提供在外壳水平上提供 15分贝的屏蔽。从上述信息可以 很明显地看到，没有技术上的改进很难实现。应该注意上述的恶化甚至不会考虑实际使用 衬垫的密封处的损失。这仅是用于空气流动的炮眼。用于EMI屏蔽的二维解决方案示出为用于外壳，该外壳通常具有用于计算机和其 它需要EMI/EMC屏蔽的电子设备组件的箱和其它类型的柜子的形状。参见图1A，示出外壳 的主要壁，其是由导电材料制成的被屏蔽外壳的壁，孔的尺寸越大，电磁场的泄漏量越大。 在商品名“ TORTURED PATH ”已知的本发明实施例中，通过策略性地切割、成形、模压、挤压、 冲压并且形成在基本的任何应用中采用电磁传导材料的任何制造方法来降低孔的尺寸。本发明提供了比实施当前技术的方式更便宜的EMI屏蔽解决方案。这能以用金属 片或平坦挤压切割或冲压的材料实现两个维数(由于只沿两维任何都不会发生，所以两维 考虑)的本发明的各种实施例来完成。材料可以用薄的金属片再次铸造——假定被铸造、切 割或挤压的结构相对整个维数来说很薄，考虑到所谓的两维考虑具有有限的厚度。随着制 造过程转向模压工艺或铸造工艺，将创建甚至更多的三维型，或形成超出2D平面的金属， 并使用干燥技术来创建重叠和进一步的“弯曲路径”。因此，本发明这一特定实施例的目的 是创建小孔。具体而言，这一实施例的目的是创建不仅小而且迫使电磁噪声改变方向的孔， 或者穿过小孔并使路径对于EMI来说很难找到出口(因此，“弯曲路径”)。当然，这也反过 来影响了外壳内的电子设备对来自外界的电磁干扰的磁化系数。EMI即电磁干扰指的是何 物向外射出并可能怎样干扰其它设备。不过，出于公开的目的，术语“EMI”包括屏蔽用户外 部且辐射电磁场的任何设备，其中电磁场对产品进行干扰，并且这也是用户受到EMI的地方。波导在以上图1A-1E中进行了讨论，其中沟道的深度或孔的深度使得对于给定的 孔尺寸来说，电磁波出来非常困难。TORTURED PATH 发明以模压或铸造方式实现，以创建不 允许EMI溢出或进入外壳的三维通路，这可以包括波导效应。但是，对于EMI来说，优选和 概念上最有效的弯曲路径是正弦锯齿方波，如图2所示，而且可以是任何种类的不规则型， 如图3所示，无论型在形状上是周期的、周期变化的或经常变化的。不过，本发明需要型不 允许最大孔尺寸足够电磁波横穿材料，无论是向内还是向外。本发明的之一规则示出在图 2中，作为“有效长度问题”。现有技术图示图IB示出了像具有衬垫的槽一样使用的盖板。槽位于箱或外壳的 底中，然后被充以衬垫——在这种情况下环形衬垫是很普通的手段。然后，使用盖子，迫使 衬垫变形，然后它将部分地适应沟道，从而形成密封。如果考虑这一“弯曲路径”概念，如以 下讨论的示出三维示例的本发明所示，可以部分地或全部地通过模压、铸造或机械加工成 形来避免衬垫，在所形成的形状中，顶端匹配底端。不过，匹配程序通常包括不只一个现有 技术中所示的简单波导效应。本发明使用所谓的“弯曲路径”特征，一致地或单独地创建通过改进金属配合在一 起的结构来降低孔尺寸的形状，特别是那些提供所期望EMI/EMC屏蔽的结构。在优选实施 例中，如下面论述的图5A-14所示，特定的结构使用正弦三维扇贝，该正弦三维扇贝先沿两 维成形然后再成形为正交面。该正交面具有广泛的体，这种体迫使EMI旋转穿过因成形而 变窄的孔。因此，由于围绕基座的材料，(必须是电磁传导材料，因为如果不是这种材料的话 EMI/EMC屏蔽不起效果)。将传导材料用于这一结构意味着波试图穿过孔，该孔对于波来说 太小了而不能发出或接收给定频率的波。改变切割的形状，有可能再次这样做，与波导、作 为榫槽的密封或冲压一致，以便你可以具有互锁或具有接缝的金属。但是并非仅具有接缝 互锁，这一“弯曲路径”型被创建，并且使它们彼此配合，同时凸状构件与凹状构件以一间隙 为相对镜像。这不需要本发明具有精密公差，因为间隙可以较之可允许的孔尺寸相对较小， 但是较之可允许的公差相对较大。由于本发明的这一特征，组装上可能有100%可靠性。此外，利用本发明的特定实施例，性能上的100%可靠性是有可能的，因为介质不 易随时间压缩或恶化。此外，没有任何材料用作可能被撕掉或修剪的衬垫，也不存在可能塑 性变形的衬垫。例如，铍铜可能塑性变形。此外，任何金属衬垫、指状物衬垫或指状物支架 可能由于不适当的设计或不适当的处理发生变形，无论是运输过程中或处于其它状况。相 反，通过创建切割或通过控制EMI作为控制孔尺寸的方式的二维或三维切割，就不会发生 变形。进一步地，在本发明中，不需要物理接触，因此没有公差问题、变形问题，不会随时间 恶化，也没有环境影响。不会使添加的结构松散。因为没有添加的部件、没有扣件和焊缝， 所以本发明提供成本极有效的EMI屏蔽方案。可以任何地方使用任意电镀的材料，其在金 属片、冲压和成形以及/或若干铆钉的情况下形成，并且金属片、冲压和成形以及/或若干 铆钉不依赖于不会随时间恶化以及不会产生环境影响的触点。图IC中的现有技术面板机箱，示出为通过箱或通过正面可以适于本发明的特定 实施例。利用弯曲路径的本发明的优选实施例，一般可以例如有效地创建有面板上安装的 测量仪表，如图所示。在与机箱配对的盖板的后侧，通过在盖板后面的板上添加TORTURE PATH 形状，可以使本发明适于实施本发明。在金属片的情况下，另一块金属片可以用在正面是90度矩形形状的冲刷盖板的后面，这也使得型在美学上合适或令人满意。此后，切割 材料、正弦、锯齿、方波将再次适合匹配具有适当公差形状的孔，该公差为符合该型的间隙 中的近千分之二十到三十英寸。然后，型的反面将围绕并且仅重叠在同一平面内的另一个 的顶部。存在仅是选择什么型的间隙，自始自终降低围绕边界的有效长度，并包含EMI，以及 提供足够的屏蔽。现在参见图1E，示出频率和间隙尺寸之间的关系图。随着电磁噪声的频率的增加， 为了具有适当的屏蔽，可允许的孔尺寸减小。明显地，随着频率增加，有必要使间隙越来越 小。按照这种方式，如果使用弯曲路径，例如正弦曲线，那么波长可以缩短，振幅可以降低， 以创建对于给定频率合适的间隙。它能做的很好，因为它位于通常用于屏蔽应用的范围的 可允许的半波长之下。例如，距离在50至给定频率下超过20个波长的λ的范围内，在那 一范围内用20-50除。作为一个示例，FCC调整高达2千兆赫兹，并且在那一范围内，它的 λ等于3微米，距离等于0. 15米或者说是150微米。用50除，是3微米，而用20除是7. 5 微米。即使在你弯曲金属片或其它异常形状的情况下，仍很容易地用30，000th间隙管理所 有弯曲的公差，这给组装基本100%的可靠性，但只是30，000th的宽度。此外，如果这种情况 与四分之三微米相比，使得存在三倍或四倍该尺寸，那么它仍然以四倍的那个尺寸保持在3 微米的范围内。这种间隙不允许可见波的相邻峰或谷，因此有效波长可能基本是横贯的距 离，横贯的距离不是完全从波峰到波峰，但是中途从波峰到中间再到波谷，在波中从波峰到 波谷的某种向下转变，并且仍然保持在3微米的需求之内。非常短的波长或非常小的孔尺寸以这种方式被允许，但是不需要除了冲压和形式 之外的任何东西。在模压的情况下，有可能更紧密。在金属片中，可能比30，000更窄。这 是非常大量的，并且使组装非常完美。有可能将其降低到千分之10或15，而且这没有问题。 如果所有的切割都被保持以致它们不可见，那么它保持真，并且如果它不确定是不精确匹 配的凸状和凹状部件，只要它们保持在那个间隙内，那么它可以稍微不规则。例如，波峰可 以稍微靠近波谷，但是它不会引起干扰，而且它甚至可能引起提高导电性的中间触点。图IE涉及屏蔽效果和频率之间的关系。如果你看到10微米的间隙，例如，它示出 在1千兆赫兹下具有10微米间隙的大约20分贝屏蔽是有可能的。对于大多数电磁封装来 说，在金属片外壳的情况下，金属片外壳很难屏蔽外壳超过20分贝。在一个示例中，10微米 的缝将提供1千兆赫兹下的20分贝屏蔽。在这种情况下，符号波很容易将间隙限制在半个 该尺寸的任何地方。在一半那个尺寸的情况下，在1千兆赫兹，基于该图表，它有可能高达 35分贝，这明显超过任何正常机箱的屏蔽。当然，现在这基于一个孔。因此，可能有必要用 10倍增益来降低它，其中N是所有孔的数量。但是它采用100孔——10倍增益——来使屏 蔽中降低20分贝。因此对于5微米缝来说，我们很容易提供，1千兆赫兹可能大约是30分 贝屏蔽。因此，即使有100，也仍然具有10分贝的屏蔽；有许多存在的外壳，它们不会超过 10分贝的屏蔽。当然，在用户的台式PC中，通常更期望的不在于机箱。因此，本发明也提出 一种解决方案，没有衬垫、没有螺钉、没有扣件，并且只有若干铆钉，并且随时间流逝性能基 本不恶化，而且也没有压缩形变，只有一个间隙。现在参见图2，如“有效长度”所示，本发明的二维应用中的EMI屏蔽原理的第一模 型，示出了 LSTD是狭缝的老的标准长度。如果它是直的狭缝，那么如图所示，狭缝将与EMI 屏蔽路径的长度相比，EMI屏蔽路径是电磁干扰能看穿正弦曲线的最长直线距离。长度标准和强度狭缝可能以8到10倍EMI屏蔽路径的长度的顺序排列。图3A示出不同类型型的几 个示例。你能看到三角形锯齿型切割结构。而且，不要允许波能由波峰看到，因此它将寻找 它能找到的最直的线。因此，它只是弯曲的，远在在于它不能看到角落。然后，你能看到方 波，此后，你能看到很奇怪的弯曲的回形针形状的波、切割痕。你也可以使用任何你能想象 到的切割。你试图做的就是降低可以由电磁干扰用作天线的任何狭缝的有效长度。因此， 这可以围绕10(听起来像)设备使用。这可以用在金属片中。这可以用在任何形状的挤 压切割痕、模压的、铸造的切割痕中，无论它是否围绕模型的后盖板将某种标准组件用于机 箱，无论它是否以任何制造方法围绕输入/输出设备、任何需要包含EMI的电磁传导材料。 弯曲的路径EMI通过策略性的切割形状或模压或挤压型来降低有效长度，并且通过提取和 重叠弯曲路径进入三维。但是在集合波导效果的同时，弯曲的路径也是这一概念的本质，并 且它能容易地被引入，以忍受不增加成本或提高制造复杂度的互补成形技术或模压技术。图3A示出本发明的二维EMI屏蔽实施例。图示中示出各种型的三个切割痕，并且 4个用作第一类型的可替换实施例中。不过，切割痕可以都是一种类型的切割痕，按照适当 的型，例如正弦波、方波和某种所谓的布朗运动型切割痕。二维EMI屏蔽方案以可替换的实 施例提供一种潜在的完整的EMI屏蔽方案，只要4条线被放置成避免正弦波传播WP的任何 蛇形运动。图3A示出不同类型型的若干示例。三角形锯齿型切割结构示出为TST。而且 不能看见波峰，因此它能寻找它所能找到的最直的线。因此，它仅仅在它不能看到的角落周 围弯曲。然后看见方波SW，此后也示出非常奇怪的歪曲的回形针形状的波MWC切割痕。应 该理解的是，其它类型的切割痕也可以使用。目的是试图降低可以由电磁干扰用作天线的 任何狭缝的有效长度。因此，这些切割痕可以围绕I/O设备使用。这可以用在金属片中以 及用在任何形状的挤压的、模压的、铸造的切割痕中。本发明可以使用，以便它将标准组件 用于机箱，或围绕模型的后盖板。它可以围绕输入/输出设备使用，以任何制造方法或任何 需要包括EMI的电磁传导材料。TORTURED PATH 方案通过策略性的切割、形状或模压或挤 压形状来降低有效长度，此外，通过提取和重叠弯曲路径进入三维。甚至与波导效应一起， TORTURED PATH 是这一概念的本质，并且它能容易地用不需要增加额外成本的互补成形技 术或模压技术来在本发明中实现。示出这一原理如何有效以及制造应用如何多样，图IBB示出可替换切割计算机外 壳侧面可以沿着外壳ENC的接缝具有任何数量的非周期型NPP，以创建改进的EMI屏蔽。实现“有效长度”原理以制作二维EMI屏蔽方案，是模压，然后是后续的成形或模 压，其使凸状和凹状图像这两个狭缝一起。这可替换地用小的宽度和大的宽度来实现，因 此，更小的凸状构件来回安装在更大的凹状构件内部)，不管它们是锯齿波、方波、正弦波或 这些或其它型中的断续型。如图所示，有可能以实质上没有成本地合算地且有效地降低那 个有效长度。图4A-4D示出二维EMI屏蔽方案的实施例，如美国专利公开No. 2005-205209 (美 国申请序列号No. 11/012,896)和美国申请序列号No. 11/080, 385所引述的，出于所有的目 的，这两个申请通过引用被合并于此。图4A是第一示例或实施例的顶角视图，三侧面和一 个三侧面扣件向下搭在另一个上的三侧面柱，并且它从上直接向下。然后，EMI/EMC只在前 后偏斜，以克服符号波之间的干扰。因此，有可能使两个U部分在一起，使TORTURED PATH 接缝沿着6个不同的边缘行进，以使两个三侧面箱或部分在一起。
图4A和图4B示出本发明的二维“通用” “一次击中”方案的实施例，用于PC外壳 和其它“箱”，它们为当前方法提供了制造工艺中许多优点。本发明的其它实施例可以包括产品用途、组装和其它制造考虑，例如使用“三和 三”结构(未示出)。本发明的优选实施例的模型#3的4侧组件可以用在“4X1X1”或 “4X2”中。4侧组件通过在每一个边缘用正弦型制造，但是也可以包含图3讨论的其它方 案。在二维EMI屏蔽实施例中，盖板都从上向下，直到侧面和背面。因此，当打开盖子时，就 可以完全暴露没有任何干扰的箱内部，从上向下的视图没有被任何材料覆盖。因此，完全可 以达到箱。此外，作为顶部作为整个前面一部分的四侧和两侧，也可以这样做。除了三部分 组装，在两部分组装中，也可以这样做。在“5X1型”实施例的情况下，这一结构非常简单。 这一实施例也可以在两部分组装以及也是两部分组装的3X3通道箱中实施。在本发明的二维EMI屏蔽计算机外壳应用的大部分实施例，本发明需要金属片 (特定实施例)中的简单冲压或切割，以及成形制造。本发明较之“匙状物”不贵，并且不需 要物理接触，因此提供更大的可靠性。再次参见图4A，示出了计算机外壳结构的优选实施例的模型。一个RU17. 5英寸宽 的机箱，大约11. 5英寸深，这代表了用于标准19.英寸架座、可允许的17. 5英寸宽和一个 RU高度的典型种类的结构。TORTURED PATH 接缝沿侧面行进。这是一个正面等距视图，观 看前景中前面的右手角落。接缝将沿着两个侧面的顶部、后面的顶部、靠近角落的两个后竖 直角落向下行进，但是在后侧。所有4个侧面都围绕面板，但是根本没有一个示出前部分。 因此，从美学上讲，没有孔位于前面，尽管这些可能只在某点上提高美感，并且只有一些东 西可以讨论。这类孔可以人机工程学地、美学上地使用，或者它们可以用于切割公司的标志，如 果做的合适的话。它们可以用于实现TORTURED PATH 形状，以有助于控制EMI的方式使空 气流入。因此，在图4A和图4B示出的特定外壳，存在4侧基底，在平坦型结构中，它可以是 4侧面的箱。它将使TORTURED PATH 形状围绕所有4侧的周边。在后面与可以被装上盖 板的两侧部分之间，可以折起并将侧面装入后面板。紧固在每个中只需要一个铆钉，并且可 选择地在后面角落的每个中需要一个铆钉。于是，过程将是冲压、成形，并且两个铆钉用于 总的组装，没有衬垫、没有焊缝、没有螺钉，所有这些都能在预电镀材料中完成。图4A也示出具有可以拿下来的单独盖子的优选实施例，该实施例利用TORTURED PATH 组装转换后面与两侧。这些特定的结构使得很容易添加接头，以将顶部固定到基底， 或者可以使用锥形扩孔螺钉，避免从电磁角度的“间断”问题，这也能增加本发明的电磁优 点。这与具有直狭缝的标准外壳情况相反，在狭缝里，有必要以与最大可允许孔相同的距离 具有螺钉。利用本发明的该结构，距离可以增加TORTURED PATH EMI/EMC屏蔽方案，并且 也可以用于结构完整性，和/或仅用于外壳，以维持外壳。在图4A和图4B所示的结构中，前端或前面板转变所有4个侧面，并且可以被敲打 和控制它。按照这种方式，有可能实际上将盖子放下，放到结构中，它实际上以某种榫槽钩 被钩住旋转。有可能将它降低，并系留所有与前面板的严格组装。基本上，接下来可以是冲 压、成形、摩擦匹配，并且接下来仅是盖子就位。侧面和基底可以由头锥体系留。按照这种 方式，整个组装都在一起。虽然这种过程不能提供所有产品用途都需要的所有结构的完整 性，但是在许多情况下，它确实是合适的。有许多能完成它的结构。EMI可以被包括，并且基本元件紧固件以非常低的成本消除焊缝和调全，并额外地提供增强热。因此，由于现在具 有打开更多孔的能力，所以可以另外降低成本，并增强热，而且环境友好，没有任何添加。这 100%可组装且100%可靠，同时不会随时间恶化。有简单的系留。这可以是四分之一期限， 但是在这种情况下，简单的系留——可以用于盖板后面的光电磁螺母的装有弹簧的螺钉， 绕侧壁枢转。这些之一在机箱的前面和两端，在机箱的一侧上分开修剪，并且正锁定在另一 个上。美学上，需要在前面沿着接缝TPS的型切割痕。从以上可以看到，当它沿着前侧边 缘的上下行进时，示出侧视图。这一图示证明具有用于安装箱的系留紧固件的旋转紧固件。 它可以是正四分之一圈锁，其中叶片在盖板的后面。在不背离本发明的精神和范围的情况 下，简单的螺钉或可能最适合闭锁装置的任何方式都可以使用。外壳系统能从非常简单的 成本最划算的组装手段延伸，同时提供高可靠性，并且实质上不用组装或焊接就能最小化 组装成本。这可以用任何制造方法以任何材料来完成——任何电磁传导材料和任何制造方 法。在铸造、模压等中，仅通过简单地模压或铸造就有可能实现三维弯曲路径。在挤压中， TORTURED PATH 被切割成挤压和用于空气流动和EMI容纳器的形状。图4C是用于计算机外壳的二维EMI屏蔽方案的侧视图。而且，从顶部开始，只有 一条线穿过所示出的顶部正面，其恰与底部上的相同。有一条线在侧面，也在前面，上下行 进I-U维，既在前面也在后面，这是能从侧面看到的所有。沿着侧面的顶边缘，并且在顶边 缘的侧面，两个接缝可见，靠近两边缘的后面的角落。在图4B中还示出后角落的等大视图， 并且TORTURED PATH 边缘沿着顶部和侧面，并向下到可见机箱的基底的后角落，然后盖子 的两边缘降至那个角落。如果仔细地检查了这个角落。在前右角落的闭合处有形成的突起，这些突起在一 个面上变腰并上升且在另一面后围绕。在这种情况下，有一个从位于侧壁的盖子形成。侧壁 在前侧面的后面，前侧面位于盖子的后面，形成了 “三方汇聚”或锁定角落。这三件在一起， 但是它们堆在一起且一个位于另一个的下面，因此它们不使用任何紧固件地互锁在一起， 这进一步降低了制造成本。在每种情况下，利用围绕这些接头(或者它是否围绕用于安装 螺钉的盖板)的狭缝长度，长度被保持在对2千兆赫兹EMI屏蔽或选择控制的无论什么频 率的可允许长度。顶部上的洞恰好能提供额外的灵活性，用于本发明的这个实施例，并允许 铆钉用于连接盖子和基底。在没有可移除盖子的结构中，可以使用锥形扩孔螺钉。在这种 情况下，移除并拿掉盖子、拿开前面、拿掉盖子并且能达到箱的内部。如这一规则所示，本发 明的有特定吸引力的特征在于无论是什么特征在本发明的实施例中围绕TORTURED PATH 方案，都可以以如下方式实现维持最小孔长度并据此控制必要的EMI。图示分别示出17.5英寸(在优选实施例中，只有维数取决于产品使用)1-RU箱的 同一前角落，并且它示出切口接头UTB和LTB怎样彼此锁缝和互锁并怎样制作以将整个组 件装配在一起，无论是哪一种榫槽型的东西。由于最小化扣件的优秀组装有助于对准机箱， 并使电触点在一起，尽管不取决于用于EMI的它。而且，此处它使用系留扣件，既在螺丝状 的或固定螺钉，而且也存在光电磁螺母PN，这安装于支撑盖板MP的后面。这示出一旦冲压 并成形，特征就是非常简单的并且以非常低的成本被提供。这是相当有效的方式用于制造、 组装和维持EMI，其是低成本、高性能和优秀的解决方案。图4A-4D示出提供在本发明的计算机外壳应用中的方案能以所有主要制造方法容易地实现，包括冲压、激光切割、铸造、挤压、模压等、在每个制造方法中，几乎每个的 (以上详述的)所有好处都可以应用。进一步，因为在匹配组件之间存在“间隙”，制造过程 中的公差尽可能的“自由”。自由的公差进一步强调可靠性，并确保了远离制造线的部分的 最高可能的产量，以便一般而言，没有匹配问题。进一步，“一次击中” 二维方案能提高封装 灵活性和热性能。例如，本创造性的方案不仅可以用于机箱制造，也用于模块、FRU、连接器 和其它需要EMC保护/屏蔽的I/O部件。本创造性的方案切割形状，以提供用于空气流动的 大开口区域，该方案不会不利地影响EMI性能，并能得到制造成本低同时热性能高的结论。从改进的EMI屏蔽(泄漏和保护)角度来看，如果孔以最大效率来切割，那么没有 天线的EMI需要辐射，热量散开(希望不会以的EMI性能为代价)。可以将这一概念延伸至 工业设计，然后开始采用这些切割痕，并使它们成为工业设计的一部分。与提高热量相似， 降低相对于衬垫、螺钉、焊接等的成本是100%可靠的。绝对不会随时间恶化可靠性。当这 两件事情放到一起时，存在气隙。没有压缩形变的衬垫。铍铜没有变形或弯曲。分离的纤 维衬垫没有与泡沫分离。它们被修剪，它们分离，并且它们利用粘合剂或类似东西粘结在一 起。当它们被修剪时，它们可能失败。随着时间设置压缩，因此，它们将随着时间损失性能。 铍铜在欧洲不合法。它弯曲且匙状物弯曲，而且它们依赖于物理接触。然而，这不依赖于物 理接触。在整个产品的使用寿命中，它都100%可靠。此外，如果间隙尺寸设置得好，即间隙 尺寸是几何公差的总数的两倍，那么将顺次配合在一起，提供不会失败组装，实质上没有组 装缺陷。这被设计成零组装缺陷。总是可组装的，且是100%可靠性。两倍几何尺寸是几何公差的正常总数。如果有两倍的间隙，那么对于任何组装误 差来说，都有100%的安全余量。在该实施例中，在组装中无限安全且无限可靠。没有组装 误差。本发明的二维实施例提供了组装中没有浪费或失败的方案。面板不会在用户面前粘 结或爆裂。可以排除检查行为，并因此导致降低成本。由于对环境零影响，所以环境友好。 可以使用所有预电镀材料，这是非常重要的。可以使用纯的预电镀，而不再关心后电镀的。 所有与成本相关的滞留问题和环境问题都被消除。对于所有的电镀，必须采取所有的金属 片。有必要运输一部分进行电镀，获得所有电镀和封装好的，因此不会擦伤。不过，在这种 情况下，这可以用100%预电镀材料来完成。这是唯一运输并组装的过程。本发明的二维实施例使装配工艺制造简单且成本降低，因为没有必要的焊接或任 何后续的操作。当焊接是过程的一部分时，也必须是后电镀的，因为不可能焊接预电镀的。 将破坏电镀。否则，如果有焊接，然后是后电镀，那么整个事情必须详细规划。问题是，如果 有后电镀的规划、如果有任何褶边，那么结果是滞留，有了滞留，就存在氧化源。因此，如果 电镀材料被滞留，那么它就将位于间隙中，或者它根本不会进入。它或者滞留，或者不会渗 透，并且如果有足够的安全氧化，那么就有腐蚀。在该实施例中，所有这些都被消除。现在参见图5A-13，示出“3-D箱”或三维EMI屏蔽方案实现。本发明的三维实现 的优选实施例如上所述。图6和图7分别示出在优选实施例中创造性外壳的五面式箱和盖子的不同视图。 现在参见图6，有助于考虑在盖子和箱中的由三维型形成的一些其它平面。例如，有其它的 “XY”平面，其由箱FSE中的凸状部分球体的标以“平面XY(#2) ”的底部形成，凸状部分球体 的顶部标以“平面XY(#3) ”。出于考虑电子设备外壳所需要的EMI屏蔽的目的，鉴于每个接 缝，也可以考虑其它平面，例如形成在箱FSE和盖板/盖子FL的交叉处的TL和XZ平面。从箱FSE和盖子FL的各个接合处的接缝形成的TL平面，分别包括平面TL(M)和TL(M)，。 也存在从三维型IP的内部(最接近外壳的中部)形成的平面，这可以是凸状)(Z#3的内平 面和最接近内壁的部分，即m TL和TL平面在结构和功能上相似，因为它们都是由外壳 的宽度和长度形成。出于图示目的，描述平面，而且平面不视为限制本发明的范围或各种实 施例的可能应用。表6 由五面式外壳中的三维型形成的平面
平面描述XY#A由盖子和五面式外壳的接合点的接缝形成的平面，平行盖板的顶部XY#2由凸状扇贝的“底部”形成的平面，且平行ΧΥ#ΑΧΥ#3由凸状扇贝的“顶部”形成的平面，且平行ΧΥ#ΑΧΖ#Α由五面式外壳的宽度形成的平面，垂直于盖子表面ΧΖ#2由凸状扇贝的最内点形成的平面，且平行ΧΖ#Α平面(通常是五面式 外壳的内壁)ΧΥ#3由凸状扇贝的最外点形成的平面，且平行XZ#A平面ΥΖ#Α由五面式外壳的长度形成的平面，垂直于盖子表面ΥΖ#2由凸状扇贝的最内点形成的平面，且平行ΥΖ#Α平面(通常是五面式 外壳的内壁)ΥΖ#3由凸状扇贝的最外点形成的平面，且平行YZ#A平面参见图7，示出由“凹状”扇贝或部分球体形成的平面。出于提供电磁干扰屏蔽的 目的，图7示出盖子和三个相关平面以及由凹状扇贝或四分之一球体形成的“子平面”的正 视图。总之，在五面式外壳中，这些平面与具有凸状三维型的相对部分有小的间隙。不过， 在特定的实施例中，XY#A平面应该与乂￥#3平面非常一致。在可替换实施例中(下面在图 10中论述)，可以调整间隙，以提供热或制造优点，但是可能危及一些EMI屏蔽。可替换实 施例的终端用户对于不同的电子设备外壳来说，可以针对“间隙”具有特定的折衷。表7 由盖子中的三维型形成的平面
平面描述XY#S由盖子和五面式外壳的接合点的接缝形成的平面，平行盖板的顶部XY#4由凹状扇贝的“底部”形成的平面，且平行XY#SΧΥ#5由凹状扇贝的“顶部”形成的平面，且平行XY#S
20
权利要求
1.一种用于计算机或其它电子设备的外壳，包括由导电材料制成的电磁干扰屏蔽(EMI)，其中所述外壳具有六个采用导电材料的面，其 中所述面中至少有两个面成形为或切割成形为具有广泛的三维多面波衰减部分，所述广泛 的三维多面波衰减部分覆盖所在面的至少一部分宽度以阻扰EMI波传播，从而由所述波衰 减部分提供充分的屏蔽。
2.如权利要求1所述的外壳，其中所述体积波衰减部分沿远离所述外壳的内部空间的 方向凸起。
3.如权利要求1所述的外壳，其中所述体积波衰减部分沿朝向所述外壳的内部空间的 方向凹进。
4.如权利要求1所述的外壳，其中所述体积波衰减部分是冲压成形的、模压成形的、成 形的、挤压成形的或铸造成形的。
5.如权利要求1所述的外壳，其中所述体积波衰减部分沿着所述外壳的上表面的边缘 延伸。
6.如权利要求1所述的外壳，其中所述体积波衰减部分包括多个凸起部，所述多个凸 起部以适当距离隔开以减弱需屏蔽的频率范围。
7.如权利要求6所述的外壳，其中所述凸起部包括球体的局部。
8.如权利要求6所述的外壳，其中所述凸起部包括圆柱体的局部。
9.如权利要求1所述的外壳，其中所述导电材料是导电聚合物。
10.一种提供充分EMI/EMC屏蔽的计算机外壳，包括至少多个面，所述至少多个面是这 样配置的通过先沿两维成形而后再形成正交面，来形成正弦多面三维体，使所述正交面具 有广泛的体，这种体迫使所述EMI旋转穿过因成形而变窄的孔，其中所述围绕机箱的材料 由电磁传导材料制成。
全文摘要
本发明提供一种为电子设备外壳提供电磁干扰屏蔽的三维结构。该电子设备外壳的结构，包括计算机机箱，其中可以呈现部分或四分之一球体或立方体或其它周期性“型”的三维体，可以冲压、模压、切割或挤压成盖子和五面式“箱”，以提供改进的EMI屏蔽，从而减小或消除对衬垫的需要。
文档编号H05K9/00GK102065673SQ20111003544
公开日2011年5月18日 申请日期2006年1月10日 优先权日2005年1月10日
发明者保罗·道格拉斯·科克拉内 申请人:弯曲的路径Emi解决方案有限责任公司