提升原边反馈电源系统eft抗扰度的电路结构的制作方法
【技术领域】
[0001]本发明涉及一种提升原边反馈电源系统EFT抗扰度的电路结构，应用于任何非连续模式的电源芯片，属于功率半导体技术领域。
【背景技术】
[0002]目前，传统的原边反馈电源芯片结构，如图1所示，芯片主要模块包括:电压反馈检测模块101、电流反馈检测模块106、控制器104、PWM驱动模块105、供电单元102和高压启动模块102，传统的集成功率管芯片结构的系统方案，如图2所示，该系统主要包括:整流桥D0、滤波电容Cl、变压器TR1、电源芯片IC1、与变压器原边连接的芯片SW、与芯片CS连接的CS采样回路、与变压器副边连接的DC输出级、与变压器辅助线圈连接的VDD供电回路和FB反馈回路，系统工作原理为:当DC输出电压Vout低于目标电压时，FB反馈电压Vsense降低，电源芯片ICI会增大开关频率的占空比，让开关管导通时间更长，以传递更多的能量到变压器的副边，使输出电压Vout升高；当DC输出电压Vout高于目标电压时，FB电压升高，电源芯片ICI就会减小开关频率的占空比，开关管导通时间变小，以传递更少的能量到变压器的副边，使输出电压Vout降低。
[0003]上述工作方式虽然能够实现输出稳定，但是这种工作方式对来自操作暂态过程(如开断感性负荷、继电器触头弹跳等)中的各种类型瞬变扰动的抗干扰性较差。EFT测试就是模拟这种干扰信号，EFT测试具体波形如图3所示，是数量有限且清晰可辨的脉冲序列，要点是瞬变的高幅值、短上升时间、高重复率和低能量，这种脉冲序列对系统的工作影响波形如图4所示，由于脉冲会影响Vsense，会使得芯片采样到错误的Vsense，发生误判断，降低芯片工作频率，导致输出下降。当脉冲幅值达到一定程度时，会使得采样到的Vsense值过高，芯片根据错误的Vsense值输出芯片允许的最低频率，导致输出下降到可接受的输出电压以下，具体波形如图5所示，影响正常应用。
【发明内容】
[0004]本发明的目的是克服现有技术存在的不足，提供一种提升原边反馈电源系统EFT抗扰度的电路结构，旨在有效提升原边反馈电源系统EFT抗扰度，同时一定程度上改善动态特性，确保系统输出不会掉电到可接受电压范围之外。
[0005]本发明的目的通过以下技术方案来实现:
[0006]提升原边反馈电源系统EFT抗扰度的电路结构，特点是:包含电源地以及与其相连的电压反馈检测模块、电流反馈检测模块、控制器、PWM驱动模块、高压启动模块、启动单元、提升原边反馈电源系统EFT抗扰度电路、将理论计算的Toff时间和Toff控制模块输出的Toff时间逻辑或的或门、功率MOS管；
[0007]所述提升原边反馈电源系统EFT抗扰度电路包括Vsense信号突变检测模块、Toff控制模块、OCP值控制模块和计时模块，Vsense信号突变检测模块分别与电压反馈信号V SENSE端、启动单元、OCP值控制模块、计时模块相连，Toff控制模块分别与或门、计时模块相连，OCP值控制模块分别与控制器、电流反馈检测模块相连；
[0008]所述电压反馈检测模块分别与电压反馈信号Vsense端、控制器相连；
[0009]所述控制器分别与OCP值控制模块、或门相连；
[0010]所述或门与PWM驱动模块相连；
[0011 ] 所述PWM驱动模块与功率MOS管相连；
[0012]所述功率MOS管分别与高压启动模块、电流反馈端口、_端、高压端口 SW相连；
[0013]所述电流反馈检测模块分别与OCP值控制模块、功率MOS管、电流反馈端口 Isense端相连；
[0014]所述高压启动模块分别与高压端口 SW、电源端口 VDD端相连。
[0015]进一步地，上述的提升原边反馈电源系统EFT抗扰度的电路结构，其中，所述电流反馈检测模块在开关管导通时实时监测原边电流，电压反馈检测模块在开关管关断时实时监测反馈的电压，控制器根据电压反馈和电流反馈结果计算开关管的导通时间和关断时间，提升原边反馈电源系统EFT抗扰度电路根据电压反馈信号Vsense，选择真正的开关管关断时间和开启时间，保证输出不会突然下降到不可接受的输出电压值以下；
[0016]所述提升原边反馈电源系统EFT抗扰度电路中，Vsense信号突变检测模块在启动结束后开始逐周期检测Vsense信号，一旦检测到V SENSE信号发生突然变化，则输出反馈电压信号Vsense突变信号B或者反馈电压信号V 3_突变信号A，反馈电压信号V 3_突变信号B表示Vs■信号突然变大，反馈电压信号V SENSE突变信号A表示V SENSE{g号突然变小，进而控制Tof f控制模块和OCP值控制模块的输出，并控制计时模块工作，Toff控制模块和OCP值控制模块则根据Vsense信号突变检测模块的输出和计时模块的输出选择性的输出开关管关断时间Toff 和 OCP 值。
[0017]更进一步地，上述的提升原边反馈电源系统EFT抗扰度的电路结构，其中，所述Vsense信号突变检测模块启动控制，在完全启动结束前，Vsense信号突变检测功能被屏蔽，未能检测电压反馈信号Vsense的信息；启动完成后，Vsense信号突变检测模块开始逐周期检测Vsense信号信息，根据电压反馈信号Vsense的信息生成电压反馈信号V 3_突变信号A和突变信号B，当检测到电压反馈信号Vsense突然变小时，则电压反馈信号V SENS^变信号A发生反转，当检测到电压反馈信号Vsense突然变大时，则电压反馈信号V 3_突变信号B发生反转。
[0018]更进一步地，上述的提升原边反馈电源系统EFT抗扰度的电路结构，其中，所述计时模块包括计时器1、计时器2……计时器n，当反馈电压信号Vsense突变信号B反转时，计时器I开始计时，同时将计时器2清零，当计一段时间后产生控制信号I控制Toff控制模块，当反馈电压信号Vsense突变信号B恢复初始值时，计时器2开始计时一段时间，计一段时间后产生控制信号2控制TofT控制模块，并将计时器I清零。
[0019]更进一步地，上述的提升原边反馈电源系统EFT抗扰度的电路结构，其中，所述Toff控制模块根据反馈电压信号Vsense突变信号B、上一周期Toff时间以及计时模块输出的控制信号，选择芯片关断时间；Toff控制模块根据上一周期的Toff时间限制当前周期所允许的最大Toff时间，不允许Toff发生突变；当前周期计算的Toff时间大于所允许的TofT时间时，Toff空载模块输出高电平控制功率MOS管开启；同时Toff控制模块根据反馈电压信号Vsense突变信号，选择芯片最大关断时间，当计时模块产生的控制信号2有效时，将Toff最大值即ToffMAX限制为值Toff_A，Toff时间大于Toff_A时，Toff控制模块输出高电平控制功率MOS管开启；当计时模块产生的控制信号I有效时，将Toff最大值即ToffMAX限制为值Toff_B，Toff时间大于Toff_B时，Toff控制模块输出高电平控制功率MOS管开启；Toff_A小于Toff_B，Toff_B大于芯片空载下的控制器计算出的Toff时间；当反馈电压信号Vsense突变信号B为初始值、启动期间和小于允许的Toff时间时，Toff控制模块输出低电平。
[0020]再进一步地，上述的提升原边反馈电源系统EFT抗扰度的电路结构，其中，所述OCP值控制模块根据反馈电压信号Vsense突变信号A，选择OCP值；当反馈电压信号V SENSE^变信号A发生反转时，OCP值锁存为当前AC电压下最大值，直到反馈电压信号Vsense突变信号A重新反转回初始值；当反馈电压信号Vsense突变信号A为初值时和芯片启动期间，OCP值控制模块输出控制器计算的OCP值。
[0021]再进一步地，上述的提升原边反馈电源系统EFT抗扰度的电路结构，其中，所述Vsense信号突变检测模块包括第一比较器、第二比较器、第一滤波电路、第二滤波电路、计时电路、第一反相器、第一与门和第二与门，第一比较器与第一滤波电路相连，第一滤波电路与计时电路相连，计时电路分别与第一反相器、第一与门相连，第二比较器与第二滤波电路相连，第二与门与第二滤波电路相连；
[0022]所述第一比较器接收反馈信号和阈值信号并生成比较信号I ;
[0023]所述第一滤波电路滤除比较信号I中的干扰信号；
[0024]所述计时电路根据滤波后的比较信号I和PWM信号计时反馈信号大于阈值信号时的宽度，并比较宽度时间，当小于某个阈值时将计时输出置为高电平；
[0025]所述第一与门根据CC信号、计时电路输出电平、启动控制信号生成Vsense突变信号A；
[0026]所述第二