A，Toff时间大于TofT_A时，Toff控制模块203输出高电平控制功率MOS管109开启；当反馈电压信号Vsense突变信号B发生反转，且控制信号I有效时，TofT控制模块203的TofTMAX参数被指为Toff_B，Toff时间大于Toff_B时，Toff控制模块203输出高电平控制功率MOS管109开启；当反馈电压信号Vsense突变信号B为初始值、启动期间和小于允许的Toff时间时，Toff控制模块203输出低电平。
[0068]OCP值控制模块204根据反馈电压信号Vsense突变信号A，选择OCP值；当反馈电压信号Vsense突变信号A发生反转时，OCP值锁存为当前AC电压下最大值，直到反馈电压信号Vsense突变信号A重新反转回初始值；当反馈电压信号Vsense突变信号A为初值时和芯片启动期间，OCP值控制模块204输出控制器104计算的OCP值。
[0069]由于原边反馈开关电源的FB是反馈脚，FB上有干扰会引起开关电源误响应，导致输出不正常。开关电源的EFT测试是在输入交流电压上增加一组正负脉冲，引起输入电压突变，同时耦合到FB脚，使得FB脚信号Vsense发生突变。如果FB脚的信号V 8_突变点正好被芯片采样到，则芯片采样到错误的Vsense值，芯片误判断，导致输出不正常。例如脉冲为正电压，则采样到Vsense值突然变大，芯片根据错误的V SENSE值判断输出电压过高，降低芯片输出的频率，甚至使得芯片输出频率降低到芯片允许的最小频率，导致系统输出大幅降低，甚至低于所允许的最低电压。本发明就是在检测到Vsense信号突然变化时，让芯片的输出频率降低速度变慢，让输出不会大幅度降低，待检测到正确的输出值时，能够快速响应，这种方式在一定程度上改善了系统的动态响应特性。另一方面，当输出下降时，芯片同时检测输出是否低于某个值时，当低于这个值时，芯片则输出较大能量，确保芯片能够快速恢复到设定的值，保证输出一直处于允许的范围内。
[0070]如图7所示，本发明系统在EFT测试中Vsense突然变大的工作波形，图8示意了Vsense突然变大时，提升原边反馈电源系统EFT抗扰度电路中某些信号的工作波形，当检测到Vsense突然变大，则反馈电压信号V m-突变信号B则被置为高电平(有些实例中是置为低电平)，控制计时器中的计时器I开始计时，同时将计时模块输出信号控制信号2置为低电平。当计满Tl时间之后，让芯片允许的最大Toff时间ToffMAX从Toff_A变为Toff_B，其中Toff_B大于Toff_A。一般情况下Toff_A小于空载下控制器计算出的Toff时间。所以在反馈电压信号Vsense突变信号B反转的起初，且控制器计算出的Toff时间大于Toff_A时，芯片将Toff时间锁定为Toff_A，直到计时器输出控制信号I反转。
[0071]当反馈电压信号Vsense突变信号B恢复到初始值之后，计时器2开始计时，计满T2时间之后将控制信号2反转，同时将控制信号I置为初值。当控制信号2反转时，芯片所允许的最大关断时间从Toff_B变为Toff_A。
[0072]如图9所示，本发明系统在EFT测试中Vsense突然变小的工作波形，图10示意了Vsense突然变小时，系统的OCP值工作波形，当检测到V m-突然变小，则反馈电压信号V SENSE突变信号A则被置为高电平(有些实例中是置为低电平)，控制OCP值控制模块输出当前AC电压下允许的最大OCP值，快速提升输出电压，直到反馈电压信号Vsense突变信号A反转回初值，即输出恢复到设定值时，OCP值控制模块输出控制器计算的OCP值。
[0073]如图11所示，Vsense信号突变检测模块201包括第一比较器2011、第二比较器2015、第一滤波电路2012、第二滤波电路2016、计时电路2013、第一反相器2018、第一与门2014和第二与门2017，第一比较器2011分别与基准VREFl端、电压反馈信号Vsense端、第一滤波电路2012相连，第一滤波电路2012与计时电路2013相连，计时电路2013分别与第一反相器2018、与第一与门2014相连，第一与门2014分别与CC信号端、启动控制信号端相连；第二比较器2015分别与误差放大器输出信号EAOUT端、基准VREF2端、第二滤波电路2016相连；第二与门2017分别与启动控制端、第二滤波电路2016相连；第一比较器2011接收反馈信号和阈值信号并生成比较信号I ;第一滤波电路2012滤除比较信号I中的干扰信号；计时电路2013根据滤波后的比较信号I和PWM信号计时反馈信号大于阈值信号时的宽度，并比较宽度时间，当小于某个阈值时将计时输出置为高电平；第一与门2014根据CC信号、计时电路输出电平、启动控制信号生成Vsense突变信号A ;第二比较器2015接收运算放大器输出信号EAOUT和阈值信号并生成比较信号2 ;第二滤波电路2016滤除比较信号2中的干扰信号；第二与门2017根据启动控制信号、比较信号2生成Vsense突变信号B。启动结束后，当判断Vsense信号大于基准VREFl的时间小于某个阈值时，则认为输出突然降低，将Vsense突变信号A置位高电平。当判断误差放大器输出EAOUT小于基准VREF2时，则认为输出突然升高，将Vsense突变信号B置为高电平。
[0074]如图12所示，计时模块202包括第一计时器2021、第二计时器2023、第二反相器2022，第一计时器2021分别与Vsense突变信号B、控制信号2相连，第二计时器2023分别与反相器、Vsense突变信号B相连。根据V m-突变信号B控制计时器工作，生成控制信号I和控制信号2，来控制TofT控制模块工作。
[0075]如图13所示，Toff控制模块203包括运算单元2031、逻辑单元2033、ToffMAX选择单元2034、Toff计时比较单元2032，运算单元2031分别与上一周期的Toff时间信号、Toff计时比较单元2032相连；逻辑单元2033分别与控制信号1、控制信号2、TofTMAX选择单元2034相连JofTMAX选择单元2034分别与信号TofT_A、信号TofT_B、TofT计时比较单元2032相连；Toff计时比较单元2032选择运算单元2031输出的Toff时间和ToffMAX选择单元2034的输出中较小的值，作为Toff控制模块的输出。根据计时模块的输出控制信号选择Toff时间。
[0076]如图14所示，OCP值控制模块204包括OCP值选择单元2041，OCP值选择单元2041根据选择信号Vsense突变信号A选择环路计算的OCP值，或者当前AC电压下允许的最大OCP值，作为OCP值控制模块的输出。Vsense突变信号A选择OCP值。
[0077]综上所述，采用上述控制方式的电源芯片的电源系统，可以有效地提高芯片对来自操作暂态过程(如开断感性负荷、继电器触头弹跳等)中的各种类型瞬变扰动的抗干扰性。对Vsense信号是逐周期检测的，确保能够及时响应V SENSE信号的变化，保证输出一直处于可接受电压范围内。对关断时间和导通时间有专门的控制模块，提高了芯片的响应速度，有效改善了动态特性。在启动的时候屏蔽提升原边反馈电源系统EFT抗扰度电路，确保了芯片的正常启动。不仅能应用于集成功率MOS管电源芯片中，也适用于集成功率BJT管电源芯片、外驱M0S、外驱BJT的电源芯片中。采用本发明的电源系统EFT抗扰度强，动态特性好。
[0078]需要理解到的是:以上所述仅是本发明的优选实施方式，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
【主权项】
1.提升原边反馈电源系统EFT抗扰度的电路结构，其特征在于:包含电源地以及与其相连的电压反馈检测模块(103)、电流反馈检测模块(106)、控制器(104)、PWM驱动模块(105)、高压启动模块(102)、启动单元(107)、提升原边反馈电源系统EFT抗扰度电路、将理论计算的Toff时间和Toff控制模块输出的Toff时间逻辑或的或门(108)、功率MOS管(109)； 所述提升原边反馈电源系统EFT抗扰度电路包括Vsense信号突变检测模块(201) ,Toff控制模块(203)、OCP值控制模块(204)和计时模块(202)，Vsense信号突变检测模块(201)分别与电压反馈信号Vsense端、启动单元(107)、OCP值控制模块(204)、计时模块(202)相连，Toff控制模块(203)分别与或门(108)、计时模块(202)相连，OCP值控制模块(204)分别与控制器(104)、电流反馈检测模块(106)相连； 所述电压反馈检测模块(103)分别与电压反馈信号Vsense端、控制器(104)相连；