7和SD层金属线208的电阻。
[0120]具体的，请参考图11，测试时将与ITO电极层连接的第三测试接触电极211和第四测试接触电极212作为接地端，使用一个SMU通过第八测试接触电极214加载测试电压，进行SD层金属线208的测试，使用一个SMU通过第九测试接触电极215加载测试电压，进行Gate层金属线207的测试。
[0121]优选地，所述9个测试接触电极三行三列方式排列，且行间距和列间距相等，其中，采用的测试装置的测试针的排列方式与所述9个测试接触电极的排列方式相同。
[0122]本实施例中，且仅需要一次扎针，便可完成第一薄膜晶体管、第二薄膜晶体管、Gate层金属线的电阻、SD层金属线的电阻、Gate-1TO接触电阻和SD-1TO接触电阻的测试，节省了测试时间，提高了测试效率。
[0123]以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
【主权项】
1.一种阵列基板，包括设置于所述阵列基板非显示区域的测试元件组，所述测试元件组包括多个待测部件以及多个用于对所述待测部件进行测试的测试接触电极，每一所述待测部件与至少两个所述测试接触电极连接，其特征在于，所述多个测试接触电极中包括至少一个测试接触电极，由至少两个待测部件复用。2.根据权利要求1所述的阵列基板，其特征在于，所述待测部件包括:第一薄膜晶体管和第二薄膜晶体管，所述第一薄膜晶体管和第二薄膜晶体管的栅极、源极和漏极分别连接一测试接触电极，且所述第一薄膜晶体管与第二薄膜晶体管复用至少一个测试接触电极。3.根据权利要求2所述的阵列基板，其特征在于，所述第一薄膜晶体管的栅极与第二薄膜晶体管的栅极复用第一测试接触电极。4.根据权利要求3所述的阵列基板，其特征在于，所述第一测试接触电极与所述第一薄膜晶体管和第二薄膜晶体管的栅极同层同材料设置。5.根据权利要求2或3所述的阵列基板，其特征在于，所述第一薄膜晶体管的源极和漏极中的一个电极，与所述第二薄膜晶体管的源极和漏极中的一个电极，复用第二测试接触电极。6.根据权利要求5所述的阵列基板，其特征在于，所述第二测试接触电极与所述阵列基板的ITO电极同层同材料设置。7.根据权利要求1所述的阵列基板，其特征在于，所述待测部件包括:Gate层金属线和Gate-1TO接触电阻，所述Gate层金属线和Gate-1TO接触电阻复用第三测试接触电极。8.根据权利要求7所述的阵列基板，其特征在于，所述第三测试接触电极与所述Gate层金属线同层同材料设置。9.根据权利要求1所述的阵列基板，其特征在于，所述待测部件包括:SD层金属线和SD-1TO接触电阻，所述SD层金属线和SD-1TO接触电阻复用第四测试接触电极。10.根据权利要求9所述的阵列基板，其特征在于，所述第四测试接触电极与所述SD层金属线同层同材料设置。11.根据权利要求1所述的阵列基板，其特征在于，所述待测部件包括=Gate-1TO接触电阻和SD-1TO接触电阻，所述Gate-1TO接触电阻和SD-1TO接触电阻复用第五测试接触电极。12.根据权利要求11所述的阵列基板，其特征在于，所述第五测试接触电极与所述阵列基板的ITO电极同层同材料设置。13.根据权利要求1所述的阵列基板，其特征在于，所述待测部件包括:第一薄膜晶体管、第二薄膜晶体管、Gate层金属线、SD层金属线、Gate-1TO接触电阻和SD-1TO接触电阻，所述待测部件共使用9个测试接触电极，其中，所述第一薄膜晶体管的栅极与第二薄膜晶体管的栅极复用第一测试接触电极，所述第一薄膜晶体管的源极与第二薄膜晶体管的源极复用第二测试接触电极，所述Gate层金属线和Gate-1TO接触电阻复用第三测试接触电极，所述SD层金属线和SD-1TO接触电阻复用第四测试接触电极，所述Gate-1TO接触电阻和SD-1TO接触电阻复用第五测试接触电极，第一薄膜晶体管的栅极与所述第一测试接触电极连接，源极与所述第二测试接触电极连接，漏极与第六测试接触电极连接，第二薄膜晶体管的栅极与所述第一测试接触电极连接，源极与所述第二测试接触电极连接，漏极与第七测试接触电极连接，Gate层金属线的一端与所述第四测试接触电极连接，另一端与第八测试接触电极连接，SD层金属线的一端与所述第三测试接触电极连接，另一端与第九测试接触电极连接，Gate-1TO接触电阻分别与所述第五测试接触电极和第四测试接触电极连接，SD-1TO接触电阻分别与所述第五测试接触电极和第三测试接触电极连接。14.根据权利要求1所述的阵列基板，其特征在于，所述测试元件组包括M个测试接触电极，且所述M个测试接触电极呈N行N列方式排列，且行间隔与列间隔相等，其中，M=N*N，M和N均为正整数。15.—种显示装置，其特征在于，包括如权利要求1-14任一项所述的阵列基板。16.—种阵列基板的制作方法，其特征在于，用于制作如权利要求1-14任一项所述的阵列基板。17.根据权利要求16所述的阵列基板的制作方法，其特征在于，包括: 提供一衬底基板； 在所述衬底基板上形成Gate金属层的图形，所述Gate金属层的图形包括:第一薄膜晶体管的栅极、第二薄膜晶体管的栅极、Gate层金属线以及3个Gate层测试接触电极的图形； 形成栅绝缘层； 形成半导体层的图形； 形成SD金属层的图形，所述SD金属层的图形包括:第一薄膜晶体管的漏极、第二薄膜晶体管的漏极、SD层金属线和4个SD金属层测试接触电极的图形； 形成钝化层，并在钝化层上形成过孔； 形成ITO电极层的图形，所述ITO电极层的图形包括:第一薄膜晶体管的源极、第二薄膜晶体管的源极、2个ITO电极层测试接触电极的图形，其中一个ITO电极层测试接触电极的一端通过所述钝化层上的过孔与一 Gate层测试接触电极连接，另一端通过所述钝化层上的过孔与一SD金属层测试接触电极连接，另一个ITO电极层测试接触电极与第一薄膜晶体管的源极以及第二薄膜晶体管的源极连接。18.—种阵列基板的测试方法，其特征在于，用于测试如权利要求1-14任一项所述的阵列基板。19.根据权利要求18所述的阵列基板的测试方法，其特征在于，所述待测部件包括:第一薄膜晶体管、第二薄膜晶体管、Gate层金属线、SD层金属线、Gate-1TO接触电阻和SD-1TO接触电阻，所述待测部件共使用9个测试接触电极，其中，所述第一薄膜晶体管的栅极与第二薄膜晶体管的栅极复用第一测试接触电极，所述第一薄膜晶体管的源极与第二薄膜晶体管的源极复用第二测试接触电极，所述Gate层金属线和Gate-1TO接触电阻复用第三测试接触电极，所述SD层金属线和SD-1TO接触电阻复用第四测试接触电极，所述Gate-1TO接触电阻和SD-1TO接触电阻复用第五测试接触电极，第一薄膜晶体管的栅极与所述第一测试接触电极连接，源极与所述第二测试接触电极连接，漏极与第六测试接触电极连接，第二薄膜晶体管的栅极与所述第一测试接触电极连接，源极与所述第二测试接触电极连接，漏极与第七测试接触电极连接，Gate层金属线的一端与所述第四测试接触电极连接，另一端与第八测试接触电极连接，SD层金属线的一端与所述第三测试接触电极连接，另一端与第九测试接触电极连接，Gate-1TO接触电阻分别与所述第五测试接触电极和第四测试接触电极连接，SD-1TO接触电阻分别与所述第五测试接触电极和第三测试接触电极连接； 所述测试方法包括: 在第一测试接触电极上加载扫描信号，将第二测试接触电极接地，分别在第六测试接触电极和第七测试接触电极上加载电压，以测试第一薄膜晶体管和第二薄膜晶体管的性會K; 将第五测试接触电极接地，分别在第三测试接触电极和第四测试接触电极上加载电压，以测试Gate-1TO接触电阻和SD-1TO接触电阻； 将第三测试接触电极和第四测试接触电极接地，分别在第九测试接触电极和第八测试接触电极上加载电压，以测试Gate层金属线和SD层金属线的线电阻。20.根据权利要求19所述的阵列基板的测试方法，其特征在于，所述9个测试接触电极三行三列方式排列，且行间距和列间距相等，其中，采用的测试装置的测试针的排列方式与所述9个测试接触电极的排列方式相同。
【专利摘要】本发明提供一种阵列基板、显示装置、制作方法和测试方法，该阵列基板包括设置于所述阵列基板非显示区域的测试元件组(TEG)，所述测试元件组包括多个待测部件以及多个用于对所述待测部件进行测试的测试接触电极(Pad)，每一所述待测部件与至少两个所述测试接触电极连接，其中，所述多个测试接触电极中包括至少一个测试接触电极，由至少两个待测部件复用。本发明中，由于测试接触电极可被复用，因而，可减少测试接触电极的个数，降低测试成本以及测试元件组占用的空间。
【IPC分类】H01L21/77, H01L27/12, G09G3/00
【公开号】CN105655350
【申请号】
【发明人】季雨, 吴成业, 吴正运, 冯磊, 王备, 宋磊
【申请人】京东方科技集团股份有限公司, 合肥鑫晟光电科技有限公司
【公开日】2016年6月8日
【申请日】2016年1月4日