液晶显示器的驱动电路与方法

专利名称：液晶显示器的驱动电路与方法
技术领域：
本发明系关于 一 种液晶显示器的驱动电路与方法，尤指
一种无须使用预处理器(Pre-processor )的液晶显示器的 驱动电3各与方法。
背景技术：
液晶显示器(Liquid Crystal Display, LCD)，系利 用外加电场的作用，使得液晶分子由特定的初期分子配列变 化至其它分子配列状态，使光学性质变化，而转换成为视觉 的变化。以液晶分子的物理特性来看，必须藉由外加电场(电 压)来使液晶分子转向，并且藉由液晶分子的转向来改变液 晶面板上各个像素的透光率，以达到显像的目的。然而，因 为液晶分子的响应时间较慢，当加以数据电压时，液晶分子 并无法在预定时间之内达到该#t据电压所对应的旋转角度。
因此，目前液晶显示器的响应速度与 一 般CRT显示器相 较下仍属较慢。故当在液晶显示器上快速播放动画时，便会 有残影的现象出现。亦即，图像数据传送给液晶显示器的速 度比液晶显示器的响应速度还快，为解决此 一 问题，公知技 术技术便发展出所谓的过载驱动方式来驱动液晶显示器。利 用过驱动的方式来提供 一 额外电压以力口快液晶显示器的响 应速度。但过驱动电路受限于液晶显示器画面每秒更新速度 (Refresh rate或是Frame Rate)。 以画面更新速度(Frame Rate )为60Hz的液晶电视为例，图像画面每16. 6毫秒(ms ) 更新 一 次，因此过驱动电路只能将液晶显示器的响应时间降 至1 6 . 6毫秒(m s )左右。但是1 6 . 6毫秒(m s )的响应时间 无法满足人类视觉上的需求，在动画的表现上仍有图像模糊的现象。随着液晶电S见已成为高画质平面电纟见主流产品的趋 势，改善液晶显示器的响应时间已成为重要关键因素。
要改进液晶显示器的响应时间，方法之 一 是提高画面更
新速度(Frame Rate)。 假设画面更新速度(Frame Rate) 提高为12QHz,图像画面每8. 3毫秒(ms )更新 一 次。如此 一来，过驱动电路便可将液晶显示器的响应时间降为8 . 3毫 秒(ms)左右，大幅提升动画品质。因此，可支持120Hz画 面更新速度(Frame Rate)的液晶面4反已成为提升动画品质 的重要技术。
由于120Hz画面更新速度(Frame Rate)图像数据传输 量为 60Hz画面更新速度(Frame Rate)图像数据的两倍。 液晶面板输入接口的总线(Bus )宽度也必须增加为两倍。 请参阅第1图，系为公知技术液晶显示器的驱动电路方块示 意图。如第1图所示，公知技术图像数据传输方式是将图像 数据分为奇数部分(Odd Par t )11 0以及偶数部分(Even Par t ) 12 0， 奇数部分(Odd Part ) 110以及偶数部分(Even Part ) 1 2 0分别使用 一 半的总线。其中，图像数据的奇数部分(Odd Part ) 110系包含奇数组图像数据IIOA、 IIOB、 110C、 IIOD， 每一组图像数据皆包含一条以上数据线(Data Line)所传 送的图像数据。另外，图像数据的偶数部分(Even Part) 120系包含偶数组图像数据120A、 120B、 120C、 120D,每一 组图像数据皆包含一条以上数据线(Data Line)所传送的 图像数据。此时单一颗时序控制器(Timing Controller) 以无法处理如此大量的数据，因此需要增加另 一 颗时序控制 器(Timing Controller)来处理图像数据，如第1图所示 分别为 一 第 一 时序控制器1 6 0以及 一 第二时序控制器17 0。
根据上述情况，公知技术技术中是将该图像数据的奇数 部分(Odd Part )110以及该图 像数据的奇偶部分(Even Par t ) 120输入至一预处理器(Pre-processor ) 13 0。该预处理器 (Pre-processor ) 130将该图像数据的奇数部分(Odd Part ) 110以及该图像数据的偶数部分(Even Par t ) 1 2 0进行图像
数据重组，然后再将图像数据分为 一 左半部图像数据1 4 0以 及 一 右半部图像数据1 5 0 。该左半部图像数据1 4 0以及该右 半部图像数据1 5 0分别送入该第 一 时序控制器1 6 0以及该第 二时序控制器17 0。通过该第 一 时序控制器1 6 0以及该第二 时序控制器170控制多个数据驱动控制器(Data Driver ) 181、 182、 18 3、 184以及多个扫描马区动控制器(Scan Driver )
(未显示于图上)将完整的图像数据1 9 G显示于液晶面板上。
请参阅第 2图，系为公知技术数据驱动控制器(Data Driver )方块示意图。如第2图所示，该数据驱动控制器包 含一移位緩存器(Shift Register) 210、 一第一行緩冲器
(Line Buffer) 220、 一第二行緩冲器(Line Buffer) 230 以及一模拟/数字转换器(D/A Converter) 2 4 0 。每个数据 驱动控制器利用 一 信号E I 0 1与 一 时钟信号CLK将数字图像 数据Da t a输入该第 一 行緩冲器2 2 0 。其中该信号E I 0 1可与 液晶显示器中常用的水平同步信号 (Horizontal Synchronizing Signal )同步。换言之，每个移位緩存器平 移(shift )该信号EI 01以及利用该时钟信号CLK输出 一拴 锁时钟信号(latch clock ),将图像数据Da t a逐 一 输入储 存在该第 一 行緩冲器2 2 0 。当该第 一 行缓冲器2 2 0已经填满 所有数据时，则由该移位緩存器2 1 0传送 一 信号E I 02给下 一个数据驱动控制器的移位緩存器，致使下 一 个数据驱动控 制器开始储存数字图像数据。
当所有的数据驱动控制器的第 一 行緩沖器皆储存了数 字图像数据时，则由该时序控制器(Timing Controller) 送出 一 信号LOAD给所有的数据驱动控制器的第二行緩冲器。 此时第二行緩沖器将第 一 行缓冲器的图像数据栓锁住，并将 数字图像数据送入该模拟/数字转换器2 4 0 。其中该模拟/数 字转换器 2 4 0利用 一 迦玛电压产生器(gamma voltage generator)(未显示于图上)产生之一迎玛电压(gamma vol tage ) GV做为该模拟/数字转换器2 4 0的参考电压，将该 数字图像数据转换输出 一 模拟图像数据。
在公知技术技术中需要使用两颗时序控制芯片(如第1图所示的第 一 时序控制器1 6 0以及第二时序控制器17 0)以 及一颗预处理器(Pre-processor ) 130来完成液晶面板的驱 动。电路连结复杂，且需要使用较大的印刷线路板空间，在 制造成本与系统的电磁干扰(EMI )有不利影响。
职是之故，本发明鉴于公知技术的缺失，乃思及改良发 明的意念，发明出本案的『液晶显示器的驱动电路与方法I

发明内容
本发明的主要目的为提供 一 种液晶显示器的驱动电路 与方法，无须使用预处理器(Pre-processor )即可达到液 晶面板的驱动。
本发明的另 一 目的为提供 一 种液晶显示器的驱动电路 与方法，无须使用预处理器(Pre-processor),因此利用 本发明的驱动电路架构可降低电路连结的复杂度，节省印刷 电路板的使用面积，大量节省成本。
为达成上述目的，本发明提供 一 种液晶显示器的驱动电 路，包含
一第 一 时序控制器，系用以接收 一 数字图像数据的 一 第 一部分；
一第二时序控制器，系用以接收 一 数字图像数据的 一 第 二部分；以及
多个数据驱动控制器，每个数据驱动控制器均与该第一 时序控制器以及该第二时序控制器电连接，通过该第 一 时序 控制器以及该第二时序控制器控制多个数据驱动控制器将 完整的图像数据显示于 一 液晶面板。
本案得藉由以下列图示与详细说明，俾得一更深入的了解。


第1图系为公知技术液晶显示器的驱动电路方块示意图。
第2图系为公知技术数据驱动控制器(Data Driver) 方块示意图。
第3图系为本发明第 一 较佳实施例的液晶显示器的驱动电路方块示意图。
第4图系为本发明第 一 较佳实施例的数据驱动控制器方块示意图。
第5图系为本发明第二较佳实施例的液晶显示器的驱动电路方块示意图。
第6图系为本发明第二较佳实施例的数据驱动控制器方块示意图。
第7图系为本发明第三较佳实施例的液晶显示器之驱动电路方块示意图。
主要组件符号说明
110图像数据的奇数部分 120图像数据的偶数部分
1 1 0 A 、 1 1 0 B 、 1 1 0 C 、 1 1 0 D奇数组图像数据 120A、 120B、 120C、 120D偶数组图像数据 130预处理器(Pre-processor ) 1 4 0左半部图像数据 1 5 0右半部图像数据
1 6 0第 一 时序控制器
17 0第二时序控制器 181、 182、 183、 184凄t才居驱动控制器(Data Driver) 19 0图像数据
210移位緩存器(Shift Register)
2 2 0第一行緩沖器(Line Buffer) 2 3 0第二行緩沖器(Line Buffer)
2 4 0数字/模拟转换器(D/A Converter) CLK时钟信号 Data数字图像数据 E I 0 1信号EI02信号 LOAD信号
GV迎玛电压 (gamma voltage) 3 0 0驱动电3各
310数字图像数据的奇数部分(Odd Part )
310A、 310B、 310C、 310D奇数组图像数据
3 2 0数字图像数据的偶数部分(Even Part )
3 2 0A、 3 2 0B、 3 2 0C、 3 2 0D偶数组图像数据
3 3 0第 一 时序控制器
34 0第二时序控制器
3 5 1、 3 5 2 、 3 5 3 、 3 5 4数据驱动控制器
3 6 0图像数据
410第一移位緩存器(Shift Register)
4 2 0第二移位緩存器(Shift Register) 430第一行緩冲器(Line Buffer)
4 4 0第二行緩冲器(Line Buffer) 4 5 0第三行緩冲器(Line Buffer)
4 6 0数字/模拟转换器 Adata、 Bdata数字图像数据 AEI01第 一 致动信号
BE I 01第二致动信号 AEI02第三致动信号 BEI02第四致动信号 ACLK第 一 时钟信号 BCLK第二时钟信号 LOAD信号
GV伽玛电压 (gamma voltage)
5 0 0驱动电路
5 1 0第 一 时序控制器 5 2 0第二时序控制器 5 3 0第三时序控制器
5 4 0第四时序控制器
5 51、 5 5 2 、 5 5 3 、 5 5 4数据驱动控制器
Cda t a、Ddata数字图像数据
6 11第一移位緩存器(Shift Regi st e r
612第二移位緩存器(Shift Regi st e r
613第三移位緩存器(Shift Regi ster
614第四移位緩存器(Shift Regi st e r
621第一行緩冲器(LineBuffer)
622第二行緩冲器(LineBuffer)
62 3第三行緩冲器(LineBuffer)
624第四行緩沖器(LineBuffer)
630第五行緩冲器(LineBuffer)
640数字/模拟转换器
7 1 0第一时序控制器
720第二时序控制器
7 317 3 2 、 7 3 3 、 7 3 4数据驱动控制器
具体实施例方式
请参照第3图，系为本发明第 一 较佳实施例的液晶显示 器之驱动电路方块示意图。如第3图所示，该驱动电路3 0 0 包含一 第 一 时序控制器3 3 0 、 一第二时序控制器3 4 0以及多 个数据驱动控制器3 5 1 、 3 5 2、 353、 3 5 4 (本案以四个数据驱 动控制器为例，但不限于四个数据驱动控制器)。
公知技术图像数据传输方式是将数字图像数据分为奇 数部分(Odd Part) 310以及偶数部分(Even Part) 320, 奇数部分(Odd Part ) 310以及偶数部分(Even Par t ) 32 0 可以分别使用 一 半的总线。其中，该数字图像数据的奇数部 分(Odd Part ) 310系包含奇数组图像数据310A、 310B、 310C、 31 OD ，每 一 组图像数据皆包含 一 条以上数据线(Da t a L i ne ) 所传送的图像数据。另外，该数字图像数据的偶数部分(Even Part ) 3 2 0系包含偶凄t组图i象数才居3 2 0A、 3 2 0B、 3 2 0C、 3 2 0D,每一组图像数据皆包含一条以上数据线(Data Line)所传 送的图像数据。
将该数字图像数据的奇数部分3 1 G以及该数字图像数据 的偶数部分3 2 0分别直接输入至一第 一时序控制器(Timing Controller ) 3 3 0 以及 一 第二时序控制器 (Timing Controller) 3 4 0 。该第一时序控制器33.0以及该第二时序 控制器3 4 0系利用两条总线(Bus)分别电连接多个数据驱 动4空制器(Data Driver) 351、 3 5 2 、 3 5 3 、 3 5 4以及多个扫 描驱动控制器(Scan Driver )(未显示于图上)。透过该 第 一 时序控制器3 3 0以及该第二时序控制器3 4 0控制多个数 才居马区动4空制器(Data Driver) 351、 3 5 2 、 3 5 3 、 3 5 4以及多 个扫描驱动控制器(Scan Driver )将完整的图像数据360 显示于液晶面板上。相较公知技术数据驱动控制器仅具有一 个输入端，本发明的数据驱动控制器具有两个独立输入端， 分别用以接收数字图像数据Ada t a以及Bda t a 。因此利用本 发明之驱动电路架构可降低电路连结的复杂度，节省印刷电 路板的使用面积，大量节省成本。
请参照第4图，系为本发明第 一 较佳实施例的数据驱动 控制器方块示意图。如第4图所示，每个数据驱动控制器包 含一第一移位緩存器(Shift Register) 410、 一第二移位 緩存器(Shift Register) 420、 一第一行緩沖器(Line Buffer) 4 3 0 、 一第二行緩冲器(Line Buffer) 4 4 0 、 一第 三行緩冲器(Line Buffer) 4 5 0 、以及一数字/模拟转换器 4 6 0 。
每个数据驱动控制器利用 一 第 一致动信号AEI01以及一 第二致动信号BE 101与一第一时钟信号ACLK以及一第二时 钟信号BCLK将 一 第 一数字图像数据Adata以及一 第二数字 图像数据Bda t a分别输入该第 一 行緩冲器4 3 0以及该第二行 緩冲器4 4 0 。在本实施例中以该第 一数字图像数据Adata系 为该数字图像数据的奇数部分(Odd Part) 310，该第二数 字图像数据Bdata系为该数字图像数据的偶数部分(Even
Part) 3 2 0为例进行下面之说明。
其中该第一致动信号AEI01以及该第二致动信号BE I 01 可与液晶显示器中常用的水平同步信号 (Horizontal Synchronizing Signal )同步。换言之，该第一移位緩存器 4 1 0平移(s h i f t )该第 一 致动信号AE I 01以及利用该第 一 时 钟信号ACLK输出 一拴锁时钟信号(latch clock )，将数字 图像数据的奇数部分(Odd Part) 3 1 0逐 一 输入储存在该第 一行緩冲器4 3 0 。当该第 一 行緩冲器4 3 0已经填满所有数据 时，则由该第 一 移位緩存器4 1 0传送 一 第三致动信号AE I 0 2 给下 一 个数据驱动控制器的第 一 移位緩存器，致使下 一 个数 据驱动控制器开始将数字图像数据的奇数部分(Odd Part) 310逐 一 输入储存在下 一 个数据驱动控制器的第 一 行緩冲 器。
同样地，该第二移位緩存器4 2 0平移(shift)该第二 致动信号BE 101以及利用该第二时钟信号BCLK输出 一拴锁 时钟信号(latch clock ),将数字图像数据的偶数部分(Even Part) 3 2 0逐 一 输入储存在该第二行緩冲器4 4 0 。当该第二 行緩冲器4 4 0已经填满所有数据时，则由该第二移位緩存器 4 2 0传送 一 第四致动信号BE I 02给下 一 个数据驱动控制器的 第二移位緩存器，致使下 一 个数据驱动控制器开始将数字图 像数据的偶数部分(Even Part ) 3 2 0逐 一 输入储存在下 一 个 数据驱动控制器的第二行緩冲器。
当所有的数据驱动控制器的第 一 行緩冲器4 3 0及第二行 緩冲器4 4 0皆储存了数字图像数据时，则由该第 一 时序控制 器3 3 0或该第二时序控制器3 4 0送出 一 信号LO AD给所有的 数据驱动控制器的第三行緩冲器4 5 0 。此时第三行緩冲器将 第 一 行緩冲器及第二行緩冲器的图像数据以交替的顺序栓 锁住，并将数字图像数据送入各别模拟/数字转换器4 6 0 。其 中该模拟/数字转换器4 6 0利用 一迦玛电压产生器(gamma voltage generator)(未显示于图上)产生的一迎玛电压 (gamma voltage) G V做为该模拟/数字转换器4 6 0的参考电压，将该数字图像数据转换输出 一 模拟图像数据。
请参照第5图，系为本发明第二较佳实施例的液晶显示
器的驱动电路方块示意图。如第5图所示，该驱动电路5 0 0 包含 一 第 一 时序控制器5 10、 一第二时序控制器5 2 0 、 一第 三时序控制器5 3 0 、 一第四时序控制器5 4 0以及多个数据驱 动控制器5 51、 5 5 2 、 553、 5 5 4 。其工作原理基本上与上述第 一较佳实施例相同。其差异之处叙述如下第 一 、该数字图 像数据分成四部分图像数据分别送入该第 一 时序控制器 510、该第二时序控制器5 2 0 、该第三时序控制器5 3 0以及该 第四时序控制器5 4 0 。该等数据驱动控制器551、 5 5 2 、 5 5 3 、 5 5 4分别具有四个输入端，分别接收四组数字图像数据 Adata、 Bdata、 Cdata、 Ddata。 该第一时序控制器510、 该 第二时序控制器5 2 0 、该第三时序控制器5 3 0以及该第四时 序控制器5 4 0系利用四条总线(Bus)分别电连接该等数据 驱动控制器5 51、 5 5 2 、 5 5 3 、 5 5 4以及多个扫描驱动控制器 (Scan Driver)(未显示于图上)。透过该第一时序控制 器510、该第二时序控制器5 2 0 、该第三时序控制器5 3 0以 及该第四时序控制器5 4 0控制多个数据驱动控制器(Data D r i v e r ) 5 5 1 、 5 5 2 、 5 5 3 、 5 5 4以及多个扫描驱动4空制器(Scan Driver)将完整的数字图像数据显示于液晶面板上。
请参照第6图，系为本发明第二较佳实施例的数据驱动 控制器方块示意图。如第6图所示，每个数据驱动控制器包 含一第一移位緩存器(Shift Register) 611、 一第二移位 緩存器(Shift Register ) 612、 一第三移位緩存器(Shift Register) 613、 一第四移位緩存器(Shift Register) 614、 一第 一行緩冲器(Line Buffer ) 621、 一第二行緩冲器(Line Buffer) 6 2 2 、 一第三行緩冲器(Line Buffer) 6 2 3 、 一第 四行緩冲器(Line Buffer) 6 2 4 、 一第五行緩冲器(Line Buffer ) 6 3 0以及一数字/模拟转换器6 4 0 。
每个数据驱动控制器利用 一第一致动信号AEIOl、 一第 二致动信号BE 101、 一第三致动信号CEI01以及一第四致动信号DEIO]与一第一时钟信号ACLK、 一第二时钟信号3CLK、 一第三时钟信号CCLK以及 一 第四时钟信号DCLK将数字图像 数、4居A d a t a 、 B d a t a 、 C d a t a以及D d a t a 另寸车針入i亥第一 4亍纟差 冲器(Line Buffer ) 621 、该第二行緩冲器(Line Buffer ) 6 2 2 、 该第三行緩冲器(Line Buffer) 6 2 3以及该第四行緩 冲器(Line Buff er ) 6 2 4 。其余工作原理与第 一 较佳实施例 的数据驱动控制器相似，在此不另加说明。
请参照第7图，系为本发明第三较佳实施例的液晶显示 器的驱动电路方块示意图。如第7图所示，该驱动电路包含 一第 一 时序控制器710、 一第二时序控制器7 2 0以及多个数 据驱动控制器731、 7 3 2 、 733、 7 3 4 。与第二较佳实施例不同 之处，该第 一 时序控制器7 1 0以及该第二时序控制器7 2 0系 利用点对点方式分别直接电连接多个数据驱动控制器(Da t a Driver) 731、 7 3 2 、 7 3 3 、 7 3 4 。在第一较佳实施例中，该第 一时序控制器3 3 0以及该第二时序控制器3 4 0系利用两条总 线(Bus)分别电连接多个数据驱动控制器(Data Driver) 3 5 1、 3 5 2 、 3 5 3 、 3 5 4 。本实施例的优点在于利用点对点方式 连接，则图像数据的传输无须等待上 一 个数据驱动控制器中 的图像数据传送完毕后，方可进行下 一 个数据驱动控制器中 图像数据的传送。其余工作原理与第 一 较佳实施例的数据驱 动控制器相似，在此不另加^兌明。
综合上述，本发明提供之液晶显示器的驱动电路与方 法，无须使用预处理器(P r e-p r o c e s s o r )即可达到液晶面 板的驱动之目的，且因为利用本发明的驱动电路架构可降低 电路连结的复杂度，达到节省印刷电路板的使用面积，大量 节省成本的目的。
上述本发明的具体实施例与图示系使熟知此技术的人 士所能了解，然而本专利的权利范围并不局限在上述实施例。
综合上述，本发明的目的已充分且有效地被揭露。本案 得由熟知此技术的人士任施匠思而为诸般修饰，然皆不脱如 附权利要求所欲保护者。
权利要求
1.一种液晶显示器的驱动电路， 包含一第一时序控制器，系用以接收一数字图像数据的一第一部分；一第二时序控制器，系用以接收一数字图像数据的一第二部分；以及多个数据驱动控制器，每个数据驱动控制器均与该第一时序控制器以及该第二时序控制器电连接，通过该第一时序控制器以及该第二时序控制器控制多个数据驱动控制器将完整的图像数据显示于一液晶面板。
2. 如权利要求1所述的驱动电路，其中每个该数据驱动 控制器具有两个输入端系分别电连接该第 一 时序控制器以 及该第二时序控制器，用以接收该数字图像数据的该第 一 部分以及该数字图像数据的该第二部分。
3. 如权利要求1所述的驱动电路，其中该第 一 时序控制 器以及该第二时序控制器系利用两条总线分别电连接多个 数据驱动控制器。
4. 如权利要求1所述的驱动电路，其中该第 一 时序控制 器以及该第二时序控制器系利用点对点方式分别直接电连 接多个数据驱动控制器。
5 .如权利要求1所述的驱动电路，其中该数据驱动控制 器包含一第 一 移位緩存器，系接收 一 第 一 致动信号以及 一 第一 时钟信号；一第二移位緩存器，系接收 一 第二致动信号以及 一 第二 时钟信号；一第 一 行缓冲器，系接收 一 第 一 数字图像数据，该第一 移位緩存器利用该第 一 致动信号以及该第 一 时钟信号将该 第 一 数字图像数据输入该第 一 行緩冲器；一第二行緩冲器，系接收 一 第二数字图像数据，该第二 移位缓存器利用该第二致动信号以及该第二时钟信号将该第二数字图像数据输入该第二行緩冲器；一第三行緩冲器，系接收该第 一 行緩冲器所储存的该第 一数字图像数据以及该第二行緩冲器所储存的该第二数字 图像数据；以及一数字/模拟转换器，系接收该第三行緩冲器所储存的该第 一 数字图像数据以及该第二数字图像数据，并将该第一 数字图像数据以及该第二数字图像数据转换为 一 模拟图像数据。
6.如权利要求1所述的驱动电路，其中该数字图像数据 的该第 一 部分系为该数字图像数据的 一 奇数部分。
7 .如权利要求1所述的驱动电路，其中该数字图像数据 之该第二部分系为该数字图像数据之偶数部分。
8 . —种液晶显示器的驱动电路，包含多个时序控制器，系分别用以接收 一 数字图像数据的部 分数字图像数据；以及多个数据驱动控制器，每个数据驱动控制器均与该多个 时序控制器电连接，通过该多个时序控制器控制多个数据驱 动控制器将完整的图像数据显示于 一 液晶面板。
9. 如权利要求8所述的驱动电路，其中每个该数据驱动 控制器具有与多个时序控制器相对应数目的输入端系分别 电连接该多个时序控制器，用以接收该数字图像数据的各部 分数字图像数据
10. 如权利要求8所述的驱动电路，其中该多个时序控 制器系利用多条总线分别电连接多个数据驱动控制器。
11. 一种液晶显示器的驱动方法，包含下列步骤利用 一 第 一 时序控制器接收 一 数字图像数据的 一 第一 部分；利用 一 第二时序控制器接收 一 数字图像数据的 一 第二 部分；以及利用该第 一 时序控制器以及该第二时序控制器控制多个数据驱动控制器将完整的图像数据显示于 一 液晶面板。
全文摘要
本发明提供一种液晶显示器的驱动电路与驱动方法，无须使用预处理器(Pre-processor)即可达到液晶面板驱动之目的。该驱动电路包含一第一时序控制器，系用以接收一数字图像数据的一第一部分；一第二时序控制器，系用以接收一数字图像数据的一第二部分；以及多个数据驱动控制器，每个数据驱动控制器均与该第一时序控制器以及该第二时序控制器电连接，通过该第一时序控制器以及该第二时序控制器控制多个数据驱动控制器将完整的图像数据显示于一液晶面板。
文档编号G09G3/36GK101174389SQ20061013659
公开日2008年5月7日 申请日期2006年10月31日 优先权日2006年10月31日
发明者林文聪 申请人:奇美电子股份有限公司