专利名称：视频信号合成控制器的制作方法
技术领域：
本实用新型公开了一种多通道视频信号合成器，特别是数字视频信号合成， 属于数字视频信号处理技术领域。
背景技术：
视频监控系统广泛应用于城市交通、电力、煤矿、电信、公安110以及军
事应用等场合。在视频监控系统中，常常采用视频信号合成控制器，在高分辨
率的RGB显示设备上以全屏或多窗口模式显示多路视频信号，常规的视频信号 合成控制器大多是基于Windows操作系统的"计算机+板卡"方式的传统控制 系统，稳定性差，且不能脱离计算机而独立运行。如中国专利《四画面分割数 字视使频处理装置画面分割数字视频处理装置》，公开的是一个四画面分割数字 视频处理单元DRAM，存储合成各路数据。以单场方式获取每路数字视频数据， 将四个画面水平分辨率縮小一倍为CIF格式，再合成为一个标准数字视频图像数据。
实用新型内容
针对上述分析，本实用新型与现有技术解决方案不同。其目的是解决视频
信号通道接入高清RGB显示设备过程中信号合成，主电路基于可编程逻辑器件 (FPGA)和嵌入式系统设计。增强信号源的抗干扰能力和稳定性，脱离计算机 可独立运行。
本实用新型的任务的按以下设计方案实现视频信号合成控制器，包括视 频信号处理通道和高清RGB显示设备，其技术特征是 晶体振荡器，产生系统时钟信号CLK;
基于FPGA设计高清同步信号产生电路，受系统时钟CLK控制，产生高清
同步信号场同步信号Vsync、行同步信号Hsync，以及数据有效信号DEN和 数据时钟信号DCLK。
高清同步信号产生电路，输出的Vsync、 Hsync、 DCLK和DEN信号，送 入存储控制器，另一组Vsync、 Hsync、 DCLK直接送往高清RGB显示设备。
存储控制器，在信号组Vsync、 Hsync、 DCLK禾口 DEN，以及系统时钟CLK 控制下，根据多窗显示格式要求，产生各个存储单元的存储控制信号。
存储控制信号与所采用的存储单元芯片有关， 一般分为两大类地址总线 信号和读写控制信号。
切换及缓存电路，在存储控制器控制下，以一个显示行为单位，切换送出 相应存储单元的视频图像数据RGB到高清RGB显示设备。子画面交界处使输 出的数据组取零值，从而产生黑框间隔线，使子画面边界清晰可见。
本实用新型产生的积极效果显著，由于采用可编程逻辑器件FPGA和嵌入 式设计，使电路结构更优化，具有抗干扰能力强，信号源稳定性高；以单个像 素为处理单位，对图像内容没有任何损害，不会附加图像噪点，完全满足高清 晰度显示要求；可脱离计算机独立运行，开机即快速正常工作。
图l、是本实用新型视频信号合成控制器示意图。
图2、是本实用新型某一格式的高清同步、数据有效及时钟信号波形示意图。 图3 、是本实用新型一种4窗口模式显示格式图视频信号合成控制器示意图。 见图l，以4路视频信号合成为例，电路由视频信号处理通道1 4、晶体振 荡器5、高清同步信号产生电路6、存储控制器7和切换及缓存电路8组成。虚 线框内表示现有技术。每一路视频信号处理通道的工作原理相同。均由视频信
号源a、解码縮放电路b和存储单元c组成。对于模拟视频信号源，需要解码电 路转换成数字视频信号后，送入縮放电路进行縮放，对于数字视频信号源则无 需解码，直接送入縮放电路进行縮放，縮放后产生的数字视频信号，在存储控 制器7控制下，存入相应的存储单元c。视频信号源a、解码縮放电路b和存储 单元c属于现有技术，此处从略。
晶体振荡器5，产生整个视频合成控制器的系统时钟信号CLK，其频率可 取为存储单元的工作频率，如100MHz、 120MHz、 133MHz或166MHz，视存 储单元而定。
高清同步信号产生电路6，基于FPGA进行设计的，它在系统时钟CLK控 制下，产生一定格式的高清同步信号场同步信号Vsync、行同步信号Hsync， 以及数据有效信号DEN和数据时钟信号DCLK。
由高清同步信号产生电路5输出的Vsync、 Hsync、 DCLK和DEN信号，一 组送入存储控制器7，另一组(Vsync、 Hsync、 DCLK)直接送往高清RGB显 示设备。
存储控制器在信号组Vsync、 Hsync、 DCLK和DEN，以及系统时钟CLK 控制下，根据多窗显示格式要求，产生各个存储单元的存储控制信号。存储控 制信号与所采用的存储单元芯片有关， 一般分为两大类地址总线信号和读写 控制信号。
切换及缓存电路8，在存储控制器7控制下，以一个显示行为单位，切换送 出相应存储单元的视频图像数据RGB到高清RGB显示设备。对DEN信号进行 适当延迟后即为数据有效信号DATAEN，输出送往高清RGB显示设备。
图2给出了某一格式的高清同步、数据有效及时钟信号波形图，场信号
Vsync及场周期，行信号Hsync及行周期，数据有效信号DEN和数据时钟信号
DCLK。
最佳实施例
图3是本实用新型最佳实施例图，假设4窗口模式显示格式，全屏为R1十 R2行，Cl+C2列，画面l在左上角，占R1行C1列，对应于虚线框图l视频 信号源；画面2在右上角，占R1行C2列，对应于虚线框图2视频信号源；画 面3在左下角，占R2行Cl歹i」，对应于虚线框图3视频信号源；画面4在右下 角，占R2行C2列，对应于虚线框图4视频信号源。水平方向虚线分别表示 第1行、第2行，第R1行、第R1+1行，第R1+R2行。竖虚线分别表示第l 列，第Cl列、第C1+1列，第C1+C2列。
画面1为Rl行和Cl歹U，画面2为Rl行和C2歹U，画面3为R2行和Cl歹lj， 画面4为R2行和C2列。
Rl和R2为整数，其值在全屏显示总行数的1/3到2/3之间，Cl和C2为整 数，其值在全屏显示总列数的l/3到2/3之间，过小的整数值会影响縮放电路的 效果。
根据显示画面的分割情况，视频信号通道1中的缩放电路输出Rl行Cl列 图像数据，视频信号通道2中的縮放电路输出R1行C2列图像数据，视频信号 通道3中的縮放电路输出R2行Cl列图像数据，视频信号通道4中的縮放电路 输出R2行C2列图像数据。
当显示第1行时，在第1到Cl歹i」，切换电路送出通道1中存储单元第1行 图像数据，在第C1 + 1到C1+C2列，切换电路送出通道2中存储单元第1行 图像数据；当显示第2行时，在第l到Cl歹ij，切换电路送出通道1中存储单元第2行图像数据，在第C1 + 1到C1+C2歹U，切换电路送出通道2中存储单元 第2行图像数据；……，依此类推。
当显示第R1 + 1行时，在第1到C1歹i」，切换电路送出通道3中存储单元第 Rl + 1行图像数据，在第Cl + 1到Cl+C2歹ij,切换电路送出通道4中存储单 元第R1 + 1行图像数据；当显示第Rl+2行时，在第1到C1歹I」，切换电路送 出通道3中存储单元第Rl+2行图像数据，在第C1 + 1到C1+C2歹ij，切换电 路送出通道4中存储单元第Rl+2行图像数据；……，依此类推。
可以看出，视频信号源经解码縮放电路后，输出数字图像信号，对图像的 处理是以像素为单位的数字处理过程，对图像内容没有任何损害，不会附加图 像噪点，图像质量完全取决于解码縮放电路，解码縮放电路采用技术成熟的专 用集成电路。
如要产生子画面间的黑框间隔线，只需在处理间隔线对应的行列数时，强 制将图像数据取零值即可。FPGA内部有丰富的触发器和I / O引脚。由存放在 片内RAM中的程序来设置其工作状态的，因此，工作时需要对片内的RAM进 行编程。
以上例举了 4通道视频信号的合成，对于其它通道数视频信号的合成，原 理是相同的，不再敷述。
权利要求1、一种视频信号合成控制器，包括视频信号处理通道和高清RGB显示设备，其技术特征是晶体振荡器，产生系统时钟信号CLK；高清同步信号产生电路，受系统时钟CLK控制，产生高清同步信号分两路送出，一路到高清RGB显示设备；另一路送入存储控制器，产生DEN信号和数据组；DEN信号送入切换及缓存电路，输出视频图像数据RGB到高清RGB显示设备。
2、 根据权利要求1所述的一种视频信号合成控制器，其技术特征是 高清同步信号产生电路，基于FPGA设计，它在系统时钟CLK控制下，产生一定格式的高清同步信号场同步信号Vsync、行同步信号Hsync，以及数 据有效信号DEN和数据时钟信号DCLK。
3、 根据权利要求1或2所述的一种视频信号合成控制器，其技术特征是 所说高清同步信号产生电路，送出一组Vsync、 Hsync、 DCLK和DEN信号到存储控制器，另一组Vsync、 Hsync、 DCLK直接送到高清RGB显示设备。
4、根据权利要求1所述一种视频信号合成控制器，其技术特征是所说存储控制器，在信号组Vsync、 Hsync、 DCLK禾口 DEN，以及系统时钟CLK控制下，根据多窗显示格式要求，产生存储控制。
5、根据权利要求1所述一种视频信号合成控制器，其技术特征在于所说中存储控制器，信号组及系统时钟控制下产生的存储控制信号，分为两类地址总线信号和读写控制信号。
6、根据权利要求1所述一种视频信号合成控制器，其技术特征是所说存切换储控制器，在存储控制器控制下，以一个显示行为单位，切换送出相应存储单元，切换送出相应存储单元的视频图像数据RGB到高清RGB显示设备。
7、 根据权利要求6所述一种视频信号合成控制器，其技术特征是所说存切换储控制器，对DEN信号进行延迟后的数据有效信号DATAEN送往高清RGB 显示设备。
8、 根据权利要求1所述一种视频信号合成控制器，其技术特征是所说存 切换储控制器，在子画面交界处使输出的数据组取零值，从而产生黑框间隔线， 使子画面边界清晰可见。
9、 根据权利要求2所述一种视频信号合成控制器，其技术特征是所说的 晶体振荡器，产生整的系统时钟信号CLK，其频率可取为存储单元的工作频率， 为100MHz、 120MHz、 133MHz或166MHz。
专利摘要本实用新型公开了一种多通道数字视频信号合成。属于数字视频信号处理技术领域。目的是解决视频信号通道接入高清RGB显示设备过程中信号合成，增强信号源的抗干扰能力和稳定性。其特征在于晶体振荡器，产生系统时钟信号CLK；高清同步信号产生电路，受系统时钟CLK控制，产生高清同步信号分两路送出，一路到高清RGB显示设备；另一路送入存储控制器，产生DEN信号和数据组；DEN信号送入切换及缓存电路，输出视频图像数据RGB到高清RGB显示设备。抗干扰能力强，信号源稳定性高；以单个像素为处理单位，不会附加图像噪点，满足高清晰度显示要求；可脱离计算机独立运行，开机即快速正常工作。
文档编号G09G5/00GK201004686SQ200620016569
公开日2008年1月9日 申请日期2006年12月19日 优先权日2006年12月19日
发明者宁 梁 申请人:康佳集团股份有限公司