用于显示装置的源驱动器的制作方法

专利名称：用于显示装置的源驱动器的制作方法
技术领域：
本发明涉及一种用于显示装置的源驱动器，更具体地讲，涉及一种用于驱动显示
面板的数据线的源驱动器。
背景技术：
诸如液晶显示器(LCD)的显示装置已应用于各种工业领域。通常，如图1中所示， 显示装置包括显示面板DISPAN、选通驱动器GDRV和源驱动器SDRV。显示面板DISPAN根据 提供给它的数据来显示图像。选通驱动器GDRV选择并驱动显示面板DISPAN中的选通线 GL。源驱动器SDRV向显示面板DISPAN中的数据线DL提供灰阶电压(gradation voltage) 以显示图像。此时，灰阶电压对应于从控制器UCON通过数据总线DA_BUS提供的数字数据 DDAT。控制器UCON产生用于控制选通驱动器GDRV和源驱动器SDRV的控制信号。
如图2中所示，像素排列在显示面板DISPAN中数据线DL和选通线GL彼此交叉的 区域。像素由与通过数据线DL提供的数据相对应的灰阶电压来驱动。灰阶电压从源驱动 器SDRV提供至显示面板DISPAN。 通常，显示面板DISPAN中的像素PIX按照数据反转驱动方法来驱动。根据数据反 转驱动方法，如图3中所示，显示面板DISPAN中的像素PIX每个利用正极性的灰阶电压和 负极性的灰阶电压交替地驱动。例如，在第一场(field)中利用正极性的灰阶电压来驱动 图3中的像素PIX，随后在第二场中利用负极性的灰阶电压来驱动该像素PIX。
按照数据反转驱动方法驱动的源驱动器SDRV包括用于对显示数据进行解码的正 解码器和负解码器。此时，正解码器的布置区域与负解码器的布置区域分开。正解码器产 生正极性的灰阶电压，并包括PMOS晶体管。负解码器产生负极性的灰阶电压，并包括NMOS 晶体管。 为了高效地布置正解码器和负解码器，正解码器和负解码器共享两条数据线DL。 在这种情况下，需要各数据线DL的显示数据交替地耦合到正解码器和负解码器。对于这种 结构，需要很多晶体管来实现数据反转驱动方法。

发明内容
根据本发明示例性实施方式的源驱动器可包括多个线对驱动块，各线对驱动块 工作以驱动显示面板中彼此相邻的第一数据线和第二数据线；以及控制块，其用于接收载 入信号和极性信号以产生第一载入极性控制信号、第二载入极性控制信号和解复用锁存信 号，其中，载入信号具有关于第一数字数据和第二数字数据的载入定时的信息，极性信号具 有关于第一灰阶电压和第二灰阶电压的极性的信息。每个线对驱动块包括数据接收部，其 用于接收第一数据线和第二数据线中的第一数字数据和第二数字数据；解复用部，其用于 对第一数字数据和第二数字数据进行解复用以产生第一解复用数据和第二解复用数据，其 中，第一解复用数据和第二解复用数据根据第一载入极性控制信号和第二载入极性控制信 号而选择性地对应于第一数字数据和第二数字数据，并且第一解复用数据和第二解复用数据根据解复用锁存信号而被锁存；解码部，其用于对第一解复用数据和第二解复用数据进行解码以产生第一模拟数据和第二模拟数据，其中，第一模拟数据和第二模拟数据分别具有第一极性和第二极性；以及复用部，其用于对第一模拟数据和第二模拟数据进行复用以产生第一灰阶电压和第二灰阶电压，其中，第一灰阶电压和第二灰阶电压分别对应于第一数字数据和第二数字数据。 数据接收部可以包括第一取样锁存器，其用于对第一数据线中的第一数字数据进行取样并锁存；第二取样锁存器，其用于对第二数据线中的第二数字数据进行取样并锁存。 解复用部包括第一解复用器，其用于根据第一载入极性控制信号和第二载入极
性控制信号对第一数字数据进行解复用以产生第一预数据和第二预数据其中之一 ；第二解复用器，其用于根据第一载入极性控制信号和第二载入极性控制信号对第二数字数据进行
解复用以产生第一预数据和第二预数据中的另一个；第一缓冲锁存器，其用于锁存第一预数据以产生第一解复用数据；以及第二缓冲锁存器，其用于锁存第二预数据以产生第二解复用数据。 解码部可以包括正解码器，其用于对第一解复用数据进行解码以产生第一模拟
数据；以及负解码器，其用于对第二解复用数据进行解码以产生第二模拟数据。
复用部可以包括第一复用器，其用于对第一模拟数据和第二模拟数据进行复用
以产生与第一数字数据相对应的输出；第二复用器，其用于对第一模拟数据和第二模拟数
据进行复用以产生与第二数字数据相对应的输出；第一放大器，其用于对第一复用器的输
出进行放大以产生第一灰阶电压；以及第二放大器，其用于对第二复用器的输出进行放大
以产生第二灰阶电压。 控制块可以包括第一逻辑电路，其用于对极性信号的反相信号和载入信号进行逻辑运算；第二逻辑电路，其用于对载入信号和极性信号进行逻辑运算；第三逻辑电路，其用于对第一逻辑电路的输出的反相信号和第二逻辑电路的输出的反相信号进行逻辑运算，以产生解复用锁存信号；第一缓存器，其用于缓存第一逻辑电路的输出以产生第一载入极性控制信号；以及第二缓存器，其用于缓存第二逻辑电路的输出以产生第二载入极性控制信号。


通过下面结合附图进行的详细描述，将更清楚地理解本发明的以上和其它特点和优点，其中: 图1是示出普通显示装置的框 图2是示出图1中的显示面板的示意 图3是用于解释数据反转驱动方法的示意图； 图4是示出根据本发明的一个示例性实施方式的源驱动器的框图； 图5是详细示出了图4中的线对驱动块的示意图； 图6是详细示出了图5中的解复用部的示意图； 图7是详细示出了图4中的控制块的示意图； 图8是用于解释图7的控制块中的信号的操作的时序 图9是示出了图4中的线对驱动块的另一示例性实施方式的框图；以及
图10是详细示出了图9中的解复用部的示意图。
具体实施例方式
下面，将参照附图详细描述根据本发明的用于减小布置面积的源驱动器的示例性 实施方式。在参照附图进行的描述中，在不同的附图中始终使用相同的标号来指定相同或 相似的部件，由此，省略对这些相同或相似部件的重复描述。另外，在本说明书中，用于描述 本发明的序数(例如，"第一"和"第二")仅用于将相同或相似部件彼此区分，而非用于限 制实施方式中他们的次序或数量。 图4是示出了根据本发明的一个示例性实施方式的源驱动器的框图。参照图4，本 发明的源驱动器驱动显示面板DISPAN，并包括多个线对驱动块LPDBK1 LPDBKn。在本实 施方式中，线对驱动块LPDBK1 LPDBKn中的每一个工作以驱动对应的数据线对。数据线 对包括显示面板DISPAN中彼此相邻的第一数据线和第二数据线。 例如，线对驱动块LPDBK1接收数字数据DDAT_1和数字数据DDAT_2，然后驱动包括 数据线DL_1和数据线DL_2的数据线对。线对驱动块LPDBK2接收数字数据DDAT_3和数字 数据DDAT_4，然后驱动包括数据线DL_3和数据线DL_4的数据线对。以类似的方式，线对驱 动块LPDBKn接收数字数据DDAT_2n-l和数字数据DDAT_2n，然后驱动包括数据线DL_2n_l 和数据线DL_2n的数据线对。 数字数据DDAT_1 DDAT_2n被包括在经数据总线DA_BUS传送的总线数据DBUS 中。按照适当定时(timing)将每个数字数据锁存在线对驱动块LPDBK1 LPDBKn中的相 应一个线对驱动块中。 线对驱动块LPDBK1 LPDBKn可以按类似的形式设置并排列。在本说明书中，为 了解释的方便，将线对驱动块LPDBK1作为代表性例子进行描述。 图5是示出了图4中的线对驱动块LPDBK1的示意图。参照图5，线对驱动块LPDBKl
包括数据接收部BDIN、解复用部BDMUX、解码部BDEC和复用部BMUX。 数据接收部BDIN从数据总线DA_BUS接收第一数字数据DDAT_1和第二数字数据
DDAT_2。数据接收部BDIN包括第一取样锁存器SL乙1和第二取样锁存器SLT_2。第一取样
锁存器SLT_1按照适当定时对总线数据DBUS中的第一数字数据DDAT_1进行取样并锁存。
第二取样锁存器SLT_2按照适当定时对总线数据DBUS中的第二数字数据DDAT_2进行取样
并锁存。 解复用部BDMUX对从数据接收部BDIN接收的第一数字数据DDA乙1和第二数字 数据DDAT_2进行解复用，然后产生第一解复用数据DDM1和第二解复用数据DDM2。在本实 施方式中，根据第一载入极性控制信号XLP1和第二载入极性控制信号XLP2，第一解复用 数据DDM1和第二解复用数据DDM2选择性地对应于第一数字数据DDAT_1和第二数字数据 DDAT_2。第一载入极性控制信号XLP1和第二载入极性控制信号XLP2以没有重叠的方式被 激活。根据解复用锁存信号XDLT对第一解复用数据DDM1和第二解复用数据DDM2进行锁 存。 解复用部BDMUX包括例如，第一解复用器DMUX1、第二解复用器DMUX2、第一缓冲 锁存器BLT1和第二缓冲锁存器BLT2。根据第一载入极性控制信号XLP1和第二载入极性控制信号XLP2，第一解复用器DMUX1对第一数字数据DDAT_1进行解复用以产生第一预数据DPR1和第二预数据DPR2 二者中的一个。根据第一载入极性控制信号XLP1和第二载入极性控制信号XLP2，第二解复用器DMUX2对第二数字数据DDAT_2进行解复用以产生第一预数据DPR1和第二预数据DPR2 二者中的另一个。 在图5的实施方式中，提供给第一解复用器DMUX1和第二解复用器DMUX2的第一数字数据DDAT_1和第二数字数据DDAT_2分别被锁存在第一取样锁存器SLT1和第二取样锁存器SLT2中。 第一缓冲锁存器BLT1锁存第一预数据DPR1，并将锁存的数据生成为第一解复用数据D匿l。第二缓冲锁存器BLT2锁存第二预数据DPR2，并将锁存的数据生成为第二解复用数据DDM2。 图6是详细示出图5中的解复用部的示意图。将参照图6描述解复用部BDMUX的操作。 当第一载入极性信号XLP1处于激活状态"H"并且第二载入极性信号XLP2处于未
激活状态"L"时，接收第一数字数据DDAT_1的第一解复用器DMUX1输出第一预数据DPRl，
而接收第二数字数据DDAT_2的第二解复用器DMUX2输出第二预数据DPR2。 当第一载入极性信号XLP1处于未激活状态"L"并且第二载入极性信号XLP2处于
激活状态"H"时，接收第一数字数据DDAT_1的第一解复用器DMUX1输出第二预数据DPR2，
而接收第二数字数据DDAT_2的第二解复用器DMUX2输出第一预数据DPRl。 当解复用锁存信号XDLT处于未激活状态"L"时，第一缓冲锁存器BLT1通过缓存
第一预数据DPRl来提供第一解复用数据DDM1。当解复用锁存信号XDLT变为激活状态"H"
时，作为第一解复用数据DDM1提供的第一预数据DPRl被锁存。 此夕卜，当解复用锁存信号XDLT处于未激活状态"L"时，第二缓冲锁存器BLT2通过缓存第二预数据DPR2来提供第二解复用数据DDM2。当解复用锁存信号XDLT变为激活状态"H"时，作为第二解复用数据DDM2提供的第二预数据DPR2被锁存。 返回至图5，解码部BDEC对第一解复用数据DDM1进行解码，并产生具有正极性的第一模拟数据DANG1。此外，解码部BDEC对第二解复用数据DDM2进行解码，并产生具有负极性的第二模拟数据DANG2。 解码部BDEC包括例如，正解码器PDEC和负解码器NDEC。正解码器PDEC对第一解复用数据DDM1进行解码，以产生第一模拟数据DANG1。负解码器NDEC对第二解复用数据DDM2进行解码，以产生第二模拟数据DANG2。 复用部BMUX对第一模拟数据DANG1和第二模拟数据DANG2进行复用，以产生第一灰阶电压VDR1和第二灰阶电压VDR2。复用部BMUX利用第一灰阶电压VDR1和第二灰阶电压VDR2来驱动第一数据线DL_1和第二数据线DL_2。第一灰阶电压VDR1对应于第一数字数据DDAT_1，而第二灰阶电压VDR2对应于第二数字数据DDAT_2。 复用部BMUX包括例如，第一复用器MUX1、第二复用器MUX2、第一放大器AMP1和第二放大器AMP2。第一复用器MUX1对第一模拟数据DANG1和第二模拟数据DANG2进行复用。第一复用器MUX1的输出对应于第一数字数据DDA乙1，而第二复用器MUX2的输出对应于第二数字数据DDAT_2。 第一放大器AMP1放大第一复用器MUX1的输出以产生第一灰阶电压VDR1，而第二放大器AMP2放大第二复用器MUX2的输出以产生第二灰阶电压VDR2。 返回至图4，本实施方式中的源驱动器还包括控制块BKC0N。控制块BKCON接收载入信号XLD和极性信号XPOL，以产生第一载入极性控制信号XLP1和第二载入极性控制信号XLP2以及解复用锁存信号XDLT。 载入信号XLD和极性信号XPOL从控制器提供。载入信号XLD具有关于第一数字数据DDAT_1和第二数字数据DDAT_2的载入定时的信息。极性信号XPOL具有关于第一灰阶电压VDR1和第二灰阶电压VDR2的极性的信息。 结果，从控制块BKCON产生的第一载入极性控制信号XLP1和第二载入极性控制信号XLP2以及解复用锁存信号XDLT既具有关于第一数字数据DDAT_1和第二数字数据DDAT_2的载入定时的信息，又具有关于第一灰阶电压VDR1和第二灰阶电压VDR2的极性的信息。 图7是详细示出了图4中的控制块BKCON的示意图。参照图7，控制块BKCON包括例如，第一逻辑电路701、第二逻辑电路703、第三逻辑电路705、第一缓存器707和第二缓存器709。 第一逻辑电路701对极性信号XPOL的反相信号和载入信号XLD进行逻辑运算。在本实施方式中，第一逻辑电路701对极性信号XPOL的反相信号和载入信号XLD进行逻辑乘法运算，并将运算结果进行反相。 第二逻辑电路703对载入信号XLD和极性信号XPOL进行逻辑运算。在本实施方式中，第二逻辑电路703对载入信号XLD和极性信号XPOL进行逻辑乘法运算，并将运算结果进行反相。 第三逻辑电路705对第一逻辑电路701的输出N702和第二逻辑电路703的输出N704进行逻辑运算。在本实施方式中，第三逻辑电路705对第一逻辑电路701的输出N702和第二逻辑电路703的输出N704进行逻辑乘法运算，以产生解复用锁存信号XDLT。
第一缓存器707缓存第一逻辑电路701的输出N702，以产生第一载入极性控制信号XLP1。第二缓存器709缓存第二逻辑电路703的输出N704，以产生第二载入极性控制信号XLP2。 图8是用于解释图7的控制块BKCON中的信号的操作的时序图。参照图8，在时间段A中，在极性信号XPOL处于激活状态"H"的情况下，当载入信号XLD被激活成状态"H"时，第二载入极性控制信号XLP2被激活成状态"H"，而第一载入极性控制信号XLP1保持在未激活状态"L"。 在时间段B中，在极性信号XPOL处于未激活状态"L"的情况下，当载入信号XLD被激活成状态"H"时，第一载入极性控制信号XLP 1被激活成状态"H"，而第二载入极性控制信号XLP2保持在未激活状态"L"。 在时间段A和时间段B二者中，解复用锁存信号XDLT始终为未激活状态"L"。
结果，在时间段A中，第一数字数据DDAT_1被负解码器NDEC转换成具有负极性的第一灰阶电压VDR1，负解码器NDEC设置于第二数据线DL_2这一侧。提供第一灰阶电压VDR1以驱动第一数据线DLj。 此外，在时间段A中，第二数字数据DDAT_2被正解码器PDEC转换成具有正极性的第二灰阶电压VDR2，正解码器PDEC设置于第一数据线DL_1这一侧。提供第二灰阶电压
8VDR2以驱动第二数据线DL_2。 在时间段B中，第一数字数据DDATJ被正解码器PDEC转换成具有正极性的第一 灰阶电压VDRl，正解码器PDEC设置于第一数据线DLj这一侧。提供第一灰阶电压VDR1以 驱动第一数据线DLj。 此外，在时间段B中，第二数字数据DDAT_2被负解码器NDEC转换成具有负极性 的第二灰阶电压VDR2，负解码器NDEC设置于第二数据线DL_2这一侧。提供第二灰阶电压 VDR2以驱动第二数据线DL—2。 因此，第一数据线DL_1由极性在正极性和负极性之间交替改变的第一灰阶电压 VDR1来驱动。第二数据线DL—2由极性在正极性和负极性之间交替改变的第二灰阶电压 VDR2来驱动。因此，按照数据反转驱动方法驱动显示面板中的每个像素。
在本发明的源驱动器中，第一载入极性控制信号XLP1和第二载入极性控制信号 XLP2以及解复用锁存信号XDLT既具有关于第一数字数据DDAT_1和第二数字数据DDAT_2 的载入定时的信息，又具有关于第一灰阶电压VDR1和第二灰阶电压VDR2的极性的信息。
每个线对驱动块LPDBK中的解复用部BDMUX由第一载入极性控制信号XLP1和第 二载入极性控制信号XLP2以及解复用锁存信号XDLT的组合来控制。 换句话说，解复用部BDMUX由既具有载入定时的信息又具有极性的信息的信号来
控制。因此，能够减少源驱动器中的部件数量，从而能够显著减小布置面积。 下面将对本发明的另一实施方式进行描述，以示出上面已描述的本发明最佳实施
方式的优点。 图9是示出了根据本发明的线对驱动块的另一示例性实施方式的框图。 在图9中，相同的标号被用于与图5中线对驱动块相同的部件。撇号"'"被添加
到部件的相同标号以区别于图5中的标号。 图9的线对驱动块LPDBK1'包括数据接收部BDIN、解复用部BDMUX'、解码部 BDEC和复用部BMUX。图9中的数据接收部BDIN、解码部BDEC和复用部BMUX的结构和操作 基本上与图5中的数据接收部BDIN、解码部BDEC和复用部BMUX的结构和操作相同，因此， 省略对它们的重复描述。 图9的解复用部BDMUX'包括例如，第一切换锁存器WLT1、第二切换锁存器 WLT2、第一解复用器匿UX1'、第二解复用器匿UX2'、第一解复用缓存器DBF1和第二解复 用缓存器DBF2。 第一切换锁存器WLT1根据载入信号XLD载入并锁存第一数字数据DDAT_1。第二 切换锁存器WLT2根据载入信号XLD载入并锁存第二数字数据DDAT_2。
第一解复用器DMUX1'根据极性信号XP0L对由第一切换锁存器WLT1锁存的第一 数字数据DDA乙1进行解复用。第一解复用器匿UX1'的输出被提供给第一解复用缓存器 DBF1和第二解复用缓存器DBF2之一。 此外，第二解复用器匿UX2'根据极性信号XP0L对由第二切换锁存器WLT2锁存的 第二数字数据DDA乙2进行解复用。第二解复用器匿UX2'的输出被提供给第一解复用缓存 器DBF1和第二解复用缓存器DBF2中的另一个。 第一解复用缓存器DBF1缓存第一解复用器DMUX1'的输出，并产生第一解复用数 据DDM1。第二解复用缓存器DBF2缓存第二解复用器DMUX2'的输出，并产生第二解复用数
9据DDM2。 图10是详细示出了图9中的解复用部BMUX'的示例性实施方式的示意图。如图 IO中所示，本实施方式的解复用部BMUX'包括十六个晶体管和八个反相器。换句话说，实 现图10的解复用部BMUX'需要至少三十二个晶体管。 相反，图6中的解复用部BMUX由十二个晶体管和四个反相器来构成。换句话说， 实现图6中的解复用部BMUX采用二十个晶体管。 因此，具有图6中的解复用部BDMUX的源驱动器所需的布置面积小于具有图10中 的解复用部BDMUX'的源驱动器所需的布置面积。 虽然出于说明的目的公开了本发明的示例性实施方式，但本领域技术人员可以理 解，在不脱离权利要求书所公开的本发明的范围和精神的情况下，可以做出各种变型、添加 和替换。 因此，本发明的技术范围应该由所附权利要求书的技术精神来限定。
权利要求
一种用于显示装置的源驱动器，该源驱动器包括多个线对驱动块，各线对驱动块工作以驱动显示面板中彼此相邻的第一数据线和第二数据线；以及控制块，其用于接收载入信号和极性信号以产生第一载入极性控制信号、第二载入极性控制信号和解复用锁存信号，其中，所述载入信号具有关于第一数字数据和第二数字数据的载入定时的信息，并且所述极性信号具有关于第一灰阶电压和第二灰阶电压的极性的信息，其中，所述多个线对驱动块中的每一个包括数据接收部，其用于接收所述第一数据线和所述第二数据线中的所述第一数字数据和所述第二数字数据；解复用部，其用于对所述第一数字数据和所述第二数字数据进行解复用以产生第一解复用数据和第二解复用数据，其中，该第一解复用数据和该第二解复用数据根据所述第一载入极性控制信号和所述第二载入极性控制信号而选择性地对应于所述第一数字数据和所述第二数字数据，并且所述第一解复用数据和所述第二解复用数据根据所述解复用锁存信号而被锁存；解码部，其用于对所述第一解复用数据和所述第二解复用数据进行解码以产生第一模拟数据和第二模拟数据，其中，该第一模拟数据和该第二模拟数据分别具有第一极性和第二极性；以及复用部，其用于对所述第一模拟数据和所述第二模拟数据进行复用以产生所述第一灰阶电压和所述第二灰阶电压，其中，所述第一灰阶电压和所述第二灰阶电压分别对应于所述第一数字数据和所述第二数字数据。
2. 根据权利要求1所述的源驱动器，其中，所述数据接收部包括第一取样锁存器，其用于对所述第一数据线中的所述第一数字数据进行取样并锁存；以及第二取样锁存器，其用于对所述第二数据线中的所述第二数字数据进行取样并锁存。
3. 根据权利要求1所述的源驱动器，其中，所述解复用部包括第一解复用器，其用于根据所述第一载入极性控制信号和所述第二载入极性控制信号 对所述第一数字数据进行解复用以产生第一预数据和第二预数据二者中的一个；第二解复用器，其用于根据所述第一载入极性控制信号和所述第二载入极性控制信号 对所述第二数字数据进行解复用以产生所述第一预数据和所述第二预数据二者中的另一 个.第一缓冲锁存器，其用于锁存所述第一预数据以产生所述第一解复用数据；以及 第二缓冲锁存器，其用于锁存所述第二预数据以产生所述第二解复用数据。
4. 根据权利要求1所述的源驱动器，其中，所述解码部包括正解码器，其用于对所述第一解复用数据进行解码以产生所述第一模拟数据；以及 负解码器，其用于对所述第二解复用数据进行解码以产生所述第二模拟数据。
5. 根据权利要求1所述的源驱动器，其中，所述复用部包括第一复用器，其用于对所述第一模拟数据和所述第二模拟数据进行复用以产生与所述 第一数字数据相对应的输出；第二复用器，其用于对所述第一模拟数据和所述第二模拟数据进行复用以产生与所述 第二数字数据相对应的输出；第一放大器，其用于对所述第一复用器的输出进行放大以产生所述第一灰阶电压；以及第二放大器，其用于对所述第二复用器的输出进行放大以产生所述第二灰阶电压。
6. 根据权利要求1所述的源驱动器，其中，所述控制块包括第一逻辑电路，其用于对所述极性信号的反相信号和所述载入信号进行逻辑运算； 第二逻辑电路，其用于对所述载入信号和所述极性信号进行逻辑运算； 第三逻辑电路，其用于对所述第一逻辑电路的输出的反相信号和所述第二逻辑电路的输出的反相信号进行逻辑运算，以产生所述解复用锁存信号；第一缓存器，其用于缓存所述第一逻辑电路的输出以产生所述第一载入极性控制信号；以及第二缓存器，其用于缓存所述第二逻辑电路的输出以产生所述第二载入极性控制信号。
7. 根据权利要求1所述的源驱动器，其中，所述第一载入极性控制信号和所述第二载 入极性控制信号既具有关于所述第一数字数据和所述第二数字数据的所述载入定时的信 息，又具有关于所述第一灰阶电压和所述第二灰阶电压的极性的信息。
8. 根据权利要求1所述的源驱动器，其中，所述解复用锁存信号既具有关于所述第一 数字数据和所述第二数字数据的载入定时的信息，又具有关于所述第一灰阶电压和所述第 二灰阶电压的极性的信息。
全文摘要
本发明涉及用于显示装置的源驱动器。用于显示装置的源驱动器包括多个线对驱动块。各线对驱动块包括解复用部，其用于对第一数字数据和第二数字数据进行解复用以产生第一解复用数据和第二解复用数据；解码部，其用于对第一解复用数据和第二解复用数据进行解码以产生第一模拟数据和第二模拟数据；以及复用部，其用于对第一模拟数据和第二模拟数据进行复用以产生第一灰阶电压和第二灰阶电压。在该源驱动器中，解复用部由既具有关于数字数据的载入定时的信息又具有关于灰阶电压的极性的信息的信号来控制。
文档编号G09G3/36GK101739931SQ200910146868
公开日2010年6月16日 申请日期2009年6月17日 优先权日2008年11月14日
发明者全龙源 申请人:(株)提尔爱