液晶显示器源驱动方法及驱动装置的制作方法

专利名称：液晶显示器源驱动方法及驱动装置的制作方法
技术领域：
本发明涉及驱动控制技术，尤其涉及一种液晶显示器源驱动方法及驱动装置。
技术背景
现有技术中液晶显示器通常采用行反转驱动方式，对于液晶显示器的第m行像 素，在第X帧显示时间内，液晶显示器源驱动集成电路(源驱动集成电路即用于驱动液晶显 示器数据线的集成电路，源驱动集成电路简称SDIC(S0Urce Driver IC))输出的信号的极 性为正(用+表示)，液晶两侧施加正向电压(即像素电极上施加的电压高于公共电极上施 加的电压)；对于第m+1行像素，在第χ帧显示时间内，SDIC输出的信号的极性为负(用-表 示)，液晶两侧施加负向电压(即像素电极上施加的电压低于公共电极上施加的电压)。对 于液晶显示器的第m行像素，在第x+1帧显示时间内，SDIC输出的信号的极性为负，液晶两 侧施加负向电压，对于第m+1行像素，在第x+1帧显示时间内，SDIC输出的信号的极性为正， 液晶两侧施加正向电压。这样就实现了相邻两帧的行反转驱动。还有一些液晶显示器采用 两行反转驱动方式，即第m行和第m+1行像素，在第X帧显示时间内，SDIC输出的极性为正， 第m+2行和第m+3行像素，在第χ帧显示时间内，SDIC输出的极性为负；第m行和第m+1行 像素，在第x+1帧显示时间内，SDIC输出的极性为负，第m+2行和第m+3行像素，在第x+1帧 显示时间内，SDIC输出的极性为正。
SDIC输出的信号的极性是由时序控制器(Timing Controller，简称TC0N)产生 的极性反转信号(本领域中通常称为POL信号)来决定的。POL信号为高电平时，SDIC输 出的信号的极性为正，POL信号为低电平时，SDIC输出的信号的极性为负。通常SDIC输出 的信号的极性在TP信号(TP信号在本领域中又称作LOAD信号，是用于控制显示数据输出 的信号，显示数据是输入到TFT-IXD中各个像素的待显示的数据)的上升沿被锁存。根据 SDIC制作工艺的不同，SDIC输出信号有两种。如图la、Ib所示分别为现有技术中SDIC输 出信号的两种方式，图Ia中，在TP信号的上升沿锁存用于驱动相邻下一行像素的SDIC输 出信号的极性，TP信号上升沿锁存的极性根据POL信号的电平来确定。图Ia所示的是一种 延迟POL (Delay P0L)SDIC，这种SDIC制作工艺比较简单。图Ib中，在TP信号的上升沿锁 存用于驱动当前行像素的SDIC输出的信号的极性，TP信号上升沿锁存的极性根据POL信 号的电平来决定。图Ib所示的是一种当前POL (Current POL) SDIC，这种SDIC制作工艺复 杂，成本较高。
为了降低成本，液晶显示器中通常采用延迟POL SDIC0为了保证同一行像素在帧 与帧之间的极性不同，POL信号需要在每一帧开始的时候进行复位，使得POL信号代表的极 性与相邻前一帧画面的第一行像素对应的极性相反。
为了进一步降低成本，液晶显示器中TCON的内部的存储模块被减少。但是，由 于存储模块减少，TCON无法对输入数据的有效性进行判断，特别是视频图行阵列(Video Graphic Array，简称VGA)信号。例如，在输入VGA信号时，每一帧画面的行数是不确定的， 对于一个分辨率为1440x900的液晶显示器来说，一帧画面的有效行为900行，假设目标无CN 25行(将VGA信号稳定的液晶显示器的无效行称为目标无效行数)，这 样一帧画面总行数为925行。但是由于VGA信号的不稳定性，一帧画面的总行数不一定是 925，有可能出现一行像素的误差，即一帧画面的总行数可能是拟4、925或926。
如果TCON能够存储一行像素的数据，那么即使输入数据的行数不稳定，由于TCON 中存储了一行待显示的数据，TCON也可以判断出一帧有效画面的到来，这样可以提前对该 帧画面的POL信号进行反转。但是，由于存储模块减少之后的TCON无法存储一行像素的数 据(大约只能存储约1/5行像素的数据)，这样TCON无法提前判断一帧有效画面的到来，只 能等到有效数据到来之后再将POL信号复位。
现有技术中这种驱动方式存在的问题是当VGA信号不稳定引起一帧画面总行数 不稳定时，容易导致一帧画面的第一行显示效果与其他行不同，出现显示噪声。
例如，如果采用两行反转的方式，两行反转的方式中，第一行为单行反转，其余行 为两行反转。第一帧画面第一行像素的极性为正，第拟4行和第925行像素的极性为正，在 第一帧画面结束后，POL信号复位。第二帧画面第一行像素的极性应该为负，如图2所示为 现有技术中两行反转方式示意图。但是，当总行数不稳定时，如果第一帧画面总行数为拟6 行，第拟6行像素的极性为负，由于采用了延迟P0L，第一帧画面结束后，POL信号复位，第二 帧画面第一行像素的极性为正。如果第一帧画面总行数为925行，那么第二帧画面第一行 像素的极性为负。如果第一帧画面总行数为拟4行，那么第二帧画面第一行像素的极性为 负。第二帧画面第一行像素虽然极性是正负交替的，但是极性是不规则的，这样会在第一行 像素产生直流分量。由于POL信号在第二帧画面第一行像素开始时复位，所以第二帧画面 第二行像素的极性是正常的。这样，第一行像素的显示效果与其他行不同，出现显示噪声。发明内容
本发明的目的是针对现有技术中存在的问题，提供一种液晶显示器源驱动方法及 驱动装置，能够消除由于VGA信号不稳定导致的第一行像素的显示效果与其他行的不同， 能够消除显示噪声。
为了实现上述目的，本发明提供了一种液晶显示器源驱动方法，包括
步骤101、在一帧画面的一行像素显示时，第一计数器记录当前显示的像素行中无 效像素的个数，当所述第一计数器的值大于当前显示的像素行的目标像素数时，第二计数 器加1 ；
步骤102、当所述第二计数器的值大于或等于第一预设值时，将POL信号复位。
其中，步骤101可以包括
步骤1011、将所述第一计数器清零；
步骤1012、判断DE信号高电平还是低电平；如果所述DE信号是低电平，执行步骤 1013 ；如果所述DE信号是高电平，继续判断DE信号是高电平还是低电平；
步骤1013、判断当前是否是第一计数器的时钟信号的上升沿；如果当前是第一计 数器的时钟信号的上升沿，执行步骤1014 ；如果当前不是第一计数器的时钟信号的上升 沿，继续判断当前是否是第一计数器的时钟信号的上升沿；
步骤1014、所述第一计数器加1 ；
步骤1015、判断所述DE信号是高电平还是低电平；如果所述DE信号为高电平，执4行步骤1011 ；如果所述DE信号为低电平，执行步骤1016 ；
步骤1016、判断所述第一计数器的值是否大于当前显示的像素行的目标像素数； 如果所述第一计数器的值大于当前显示的像素行的目标像素数，执行步骤1017 ；如果所述 第一计数器的值不大于当前显示的像素行的目标像素数，执行步骤1013 ；
步骤1017、第二计数器加1。
所述第一预设值为自然数，所述第一预设值大于或等于1，并且小于或等于液晶显 示器的目标无效行数的值减去1之后的值。
步骤102之后还可以包括
步骤103、判断所述DE信号是高电平还是低电平；如果所述DE信号是高电平，将 所述第二计数器清零，执行步骤1011 ；如果所述DE信号是低电平，继续判断所述DE信号是 高电平还低电平。
所述第一计数器的时钟信号的频率与液晶显示器的无效像素数据的输出频率相 同。
本发明还提供了一种液晶显示器源驱动装置，包括
计数模块，用于在一帧画面的一行像素显示时，通过第一计数器记录当前显示的 像素行中无效像素的个数；当所述第一计数器的值大于当前显示的像素行的目标像素数 时，将第二计数器加1 ；
设置模块，与所述计数模块连接，用于当所述第二计数器的值大于或等于第一预 设值时，将POL信号复位。
本发明提供的液晶显示器源驱动方法及驱动装置，采用第一计数器记录当前显示 的像素行中无效像素的个数，当第一计数器的值大于当前显示的像素行的目标像素数时， 第二计数器加1。当第二计数器的值大于或等于第一预设值时，将POL信号复位。本发明中， 当当前帧画面显示无效像素行时，将POL信号复位，而不是如同现有技术那样，等到当前帧 画面显示结束时才将POL信号复位。这样，即使由于VGA信号不稳定，引起当前帧画面总行 数不稳定，POL信号的极性也可以保持与相邻前一帧画面的第一行像素对应的极性相反，相 邻下一帧画面第一行像素的极性可以保持一致，从而能够消除由于VGA信号不稳定导致的 第一行像素的显示效果与其他行的不同，消除显示噪声。
下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。


图la、Ib所示分别为现有技术中SDIC输出信号的两种方式；
图2所示为现有技术中两行反转方式示意图3所示为本发明各实施例中涉及到的源驱动时序图4所示为本发明液晶显示器源驱动方法流程图5所示为本发明液晶显示器源驱动装置实施例一流程图6所示为本发明液晶显示器源驱动装置结构示意图。
具体实施方式
如图3所示为本发明各实施例中涉及到的源驱动时序图，液晶显示器一行像素中包括有效(active)像素和无效(dummy)像素，高电平有效(Data Enable，简称DE)信号为 高电平(如图3中A线段所示)时，有效像素显示，DE信号为低电平(如图3中B线段所 示)时，代表输入的是无效像素，对于无效像素时序控制器是不做处理的。每一个DE信号 的高电平，显示一行像素。在帧与帧之间的空白时间(如图3中C线段所示)里，DE信号 保持低电平。在帧与帧的空白时间里，显示无效行的像素。
如图4所示为本发明液晶显示器源驱动方法流程图，包括
步骤101、在一帧画面的一行像素显示时，第一计数器记录当前显示的像素行中无 效像素的个数，当第一计数器的值大于当前显示的像素行的目标像素数时，第二计数器加 1 ；
步骤102、当所述第二计数器的值大于或等于第一预设值时，将POL信号复位。
本发明各实施例中，将POL信号复位是指通过设置，使得POL信号代表的极性与 相邻前一帧画面的第一行像素对应的极性相反。
采用第一计数器记录当前显示的像素行中无效像素的个数，当第一计数器的值大 于当前显示的像素行的目标像素数时，第二计数器加1。当第二计数器的值大于或等于第一 预设值时，将POL信号复位。当当前帧画面显示无效像素行时，将POL信号复位，从而使得 液晶显示器源驱动装置输出的信号的极性能够一直保持在POL信号被复位后的状态，而不 是如同现有技术那样，等到当前帧画面显示结束时才将POL信号复位。这样，即使由于VGA 信号不稳定，引起当前帧画面总行数不稳定，POL信号的极性也可以保持一致，相邻下一帧 画面第一行像素的极性可以保持一致，从而能够消除由于VGA信号不稳定导致的第一行像 素的显示效果与其他行的不同，消除显示噪声。
如图5所示为本发明液晶显示器源驱动装置实施例一流程图，包括
步骤201、将第二计数器清零。步骤201之后，执行步骤101。
在实施例一中，步骤101具体包括
步骤1011、将第一计数器清零。
步骤1012、判断DE信号高电平还是低电平；如果DE信号是低电平，执行步骤 1013 ；如果DE信号是高电平，继续判断DE信号是高电平还是低电平。
步骤1013、判断当前是否是第一计数器的时钟信号的上升沿；如果当前是第一计 数器的时钟信号的上升沿，执行步骤1014 ；如果当前不是第一计数器的时钟信号的上升 沿，继续判断当前是否是第一计数器的时钟信号的上升沿。本发明实施例一中，第一计数器 的时钟信号的频率与液晶显示器的无效像素数据的输出频率相同，所以第一计数器在每个 时钟信号的上升沿加1，即可实现对无效像素的计数。
步骤1014、第一计数器加1。
步骤1015、判断DE信号是高电平还是低电平；如果DE信号为高电平，执行步骤 1011 ；如果DE信号为低电平，执行步骤1016。
步骤1016、判断第一计数器的值是否大于当前显示的像素行的目标像素数；如果 第一计数器的值大于当前显示的像素行的目标像素数，执行步骤1017 ；如果第一计数器的 值不大于当前显示的像素行的目标像素数，执行步骤1013。当前显示的像素行的目标像素 数是指预先设定的液晶显示器当前显示的像素行的总的像素数，是有效像素数和无效像素 数之和。例如，对于一个分辨率为1440x900的液晶显示器，每行像素中有效像素数为1440，无效像素数为160，那么当前显示行的行像素的目标像素数为1440+160 = 1600。
步骤1017、第二计数器加1。
步骤102具体可以包括判断第二计数器的值是否大于或等于第一预设值，如果 第二计数器的值不大于也不等于第一预设值，执行步骤1011 ；如果第二计数器的值大于或 等于第一预设值，将POL信号复位。第一预设值为自然数，第一预设值的值可以是大于或等 于1，并且小于或等于液晶显示器的目标无效行数的值减去1之后的值。
步骤102之后执行步骤103，步骤103具体可以包括判断DE信号是高电平还是 低电平；如果DE信号是高电平，执行步骤201 ；如果DE信号是低电平，继续判断DE信号是 高电平还低电平。
下面结合具体的例子来说明本发明实施例一的实现方式。
以背景技术中提及的采用两行反转的液晶显示器为例，显示器的分辨率为 1440x900,每行像素包括1440个有效像素和160个无效像素，液晶显示器包括900个有效 行和25个无效行。在DE信号为高电平时，显示有效行中的有效像素，在DE信号为低电平 时，显示有效行中的无效像素，在DE信号的空白时间，显示无效像素行。
对于第一帧画面，第一行像素的极性为正，当DE信号为低电平时，第一计数器记 录第一行像素中无效像素的个数。由于第一行为有效行，所以第一计数器的值不会大于 1600(1600即是第1行的目标像素数)。当DE信号变为高电平时，第一计数器清零。当DE 信号变为低电平时，继续记录第二行像素中无效像素的个数。对于第一帧画面中的有效行， 第一计数器的值都不会大于1600。
当第900行的有效像素显示完之后，DE信号变为低电平，开始显示第900行的无 效像素，第一计数器开始计数。第901行为无效行，所以从第900行的无效像素显示开始， DE信号保持低电平，直到所有无效行显示完，下一帧画面显示时，DE信号变为高电平。第一 计数器记录完第900行的160个无效像素后，第901行像素也是无效像素，由于第一计数器 的值小于1600，第一计数器继续计数，第901行像素的第1441个像素显示完毕后，第一计数 器的值大于1600，第二计数器加1。判断第二计数器是否大于第一预设值，例如第一预设值 为2。此时第二计数器为1，所以将第一计数器清零。
第一计数器继续判断DE是否是低电平，由于处于空白时间内，DE信号仍然保持低 电平，第一计数器继续计数，同时液晶显示器显示第901行像素的第1441 1600个像素。 第901行像素的第1441 1600个像素显示完之后，第一计数器的值大于160，第一计数器 的值小于1600，第一计数器继续计数，第902行像素的第1441个像素显示完之后，第一计数 器的值大于1600，第二计数器加1，第二计数器的值变为2，将POL信号复位，使得第二帧的 第一行像素的POL信号代表的极性与相邻前一帧画面的第一行像素对应的极性相反。
如果VGA信号不稳定，导致液晶显示器一帧画面的行数不稳定时，不管行数是 拟4、925还是926，第二帧画面第一行像素的极性始终保持为与第一帧第1行像素相反的极 性，这样就可以能够消除由于VGA信号不稳定导致的第一行像素的显示效果与其他行的不 同，能够消除显示噪声。
如图6所示为本发明液晶显示器源驱动装置结构示意图，包括计数模块11和设置 模块12。计数模块11用于在一帧画面的一行像素显示时，通过第一计数器记录当前显示的 像素行中无效像素的个数；当第一计数器的值大于当前显示的像素行的目标像素数时，将第二计数器加1。设置模块12与计数模块11连接，用于当第二计数器的值大于或等于第一 预设值时，将POL信号复位。
本发明采用第一计数器记录当前显示的像素行中无效像素的个数，当第一计数器 的值大于当前显示的像素行的目标像素数时，第二计数器加1。当第二计数器的值大于或等 于第一预设值时，将POL信号复位。本发明中，当当前帧画面显示无效像素行时，将POL信 号复位，而不是如同现有技术那样，等到当前帧画面显示结束时才将POL信号复位。这样， 即使由于VGA信号不稳定，引起当前帧画面总行数不稳定，POL信号的极性也可以保持与相 邻前一帧画面的第一行像素对应的极性相反，相邻下一帧画面第一行像素的极性可以保持 一致，从而能够消除由于VGA信号不稳定导致的第一行像素的显示效果与其他行的不同， 消除显示噪声。
最后应说明的是以上实施例仅用以说明本发明的技术方案而非对其进行限制， 尽管参照较佳实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解其依 然可以对本发明的技术方案进行修改或者等同替换，而这些修改或者等同替换亦不能使修 改后的技术方案脱离本发明技术方案的精神和范围。
权利要求
1.一种液晶显示器源驱动方法，其特征在于，包括步骤101、在一帧画面的一行像素显示时，第一计数器记录当前显示的像素行中无效像 素的个数，当所述第一计数器的值大于当前显示的像素行的目标像素数时，第二计数器加 1 ；步骤102、当所述第二计数器的值大于或等于第一预设值时，将POL信号复位。
2.根据权利要求1所述的液晶显示器源驱动方法，其特征在于，所述步骤101包括步骤1011、将所述第一计数器清零；步骤1012、判断DE信号高电平还是低电平；如果所述DE信号是低电平，执行步骤 1013 ；如果所述DE信号是高电平，继续判断DE信号是高电平还是低电平；步骤1013、判断当前是否是第一计数器的时钟信号的上升沿；如果当前是第一计数器 的时钟信号的上升沿，执行步骤1014 ；如果当前不是第一计数器的时钟信号的上升沿，继 续判断当前是否是第一计数器的时钟信号的上升沿；步骤1014、所述第一计数器加1 ；步骤1015、判断所述DE信号是高电平还是低电平；如果所述DE信号为高电平，执行步 骤1011 ；如果所述DE信号为低电平，执行步骤1016 ；步骤1016、判断所述第一计数器的值是否大于当前显示的像素行的目标像素数；如果 所述第一计数器的值大于当前显示的像素行的目标像素数，执行步骤1017 ；如果所述第一 计数器的值不大于当前显示的像素行的目标像素数，执行步骤1013 ；步骤1017、第二计数器加1。
3.根据权利要求2所述的液晶显示器源驱动方法，其特征在于，所述第一预设值为自 然数，所述第一预设值大于或等于1，并且小于或等于液晶显示器的目标无效行数的值减去 1之后的值。
4.根据权利要求3所述的液晶显示器源驱动方法，其特征在于，步骤102之后还包括步骤103、判断所述DE信号是高电平还是低电平；如果所述DE信号是高电平，将所述第二计数器清零，执行步骤1011 ；如果所述DE信号是低电平，继续判断所述DE信号是高电 平还低电平。
5.根据权利要求4所述的液晶显示器源驱动方法，其特征在于，所述第一计数器的时 钟信号的频率与液晶显示器的无效像素数据的输出频率相同。
6.一种液晶显示器源驱动装置，其特征在于，包括计数模块，用于在一帧画面的一行像素显示时，通过第一计数器记录当前显示的像素 行中无效像素的个数；当所述第一计数器的值大于当前显示的像素行的目标像素数时，将 第二计数器加1 ；设置模块，与所述计数模块连接，用于当所述第二计数器的值大于或等于第一预设值 时，将POL信号复位。
全文摘要
本发明公开了一种液晶显示器源驱动方法及驱动装置，其中方法包括步骤101、在一帧画面的一行像素显示时，第一计数器记录当前显示的像素行中无效像素的个数，当所述第一计数器的值大于当前显示的像素行的目标像素数时，第二计数器加1；步骤102、当所述第二计数器的值大于或等于第一预设值时，将POL信号复位。本发明提供的方法和装置，能够消除由于VGA信号不稳定导致的第一行像素的显示效果与其他行的不同，消除显示噪声。
文档编号G09G3/36GK102034444SQ200910235618
公开日2011年4月27日 申请日期2009年9月30日 优先权日2009年9月30日
发明者陈明 申请人:北京京东方光电科技有限公司