信号线驱动电路、显示装置和电子设备的制作方法

专利名称：信号线驱动电路、显示装置和电子设备的制作方法
技术领域：
本发明涉及在例如液晶显示装置、显示装置和电子设备的有源矩阵显示装置中的 信号线驱动电路。
背景技术：
例如液晶显示装置的图像显示装置具有以矩阵形式排列的许多像素并且通过根 据将要显示的图像信息来控制显示单元(像素)的每一个的光强度来显示图像。近年来，已经看到液晶显示装置的显著发展及其性能的显著进步。这样的显示装 置适用于被设计来显示外部馈入电子设备或在电子设备内部生成的视频信号的图像或视 频的电子设备。在这样的电子设备的例子中有电视机、例如移动电话和PDA(个人数字助 理)的移动终端、数码相机、膝上个人计算机和可携式摄像机。图1是说明普通液晶显示装置的粗略配置的示意图。液晶显示装置1包括有效显示部分2。上述部分2包括多个像素，每个像素具有液 晶单元，以矩阵形式排列在例如图1中所示的玻璃基底的透明的绝缘基底上。液晶显示装置1还包括适合于驱动信号线的信号线驱动电路(水平驱动电路或源 极驱动器HDRV) 3和栅极线驱动电路(垂直驱动电路或栅极驱动器VDRV) 4。有效显示部分2包括以矩阵形式排列的多个像素，这多个像素的每个像素具有未 示出的液晶单元。此外，上述部分2包括以矩阵形式排列的信号线和栅极线(垂直扫描线)。信号线 和栅极线分别由信号线驱动电路3和栅极线驱动电路4驱动。在液晶显示装置中，必须对液晶应用AC电压以防止液晶分子的降级。在普通液 晶显示装置中，使用基于公共常数驱动(common constant driving)或公共反转的驱动 (common reversed driving)的所谓极性反转法，其中对液晶施加AC电压(普通电压)。公共常数驱动(common constant driving)向像素电极交替地施加两个电压，关 于相反电极电压的一个正的和另一个负的电压，同时保持相反电极电压常数不变。公共反转的驱动(common reversed driving)向像素电极交替地施加两个电压， 关于相反电极电压的一个正的和另一个负的电压，同时在高低电平间反转相反电极电压。这种情况下，当相反的电极电压处于高电平时，相对于该高电平的负电压被施加 于像素电极。当相反的电极电压处于低电平时，相对于该低电平的正电压被施加于像素电 极。信号线驱动电路3被配置为处理该极性反转。多通道驱动器通常是可得的用于信号线驱动电路3 (参考日本专利特开No. Hei 9-26765)。此夕卜，信号线驱动电路3使用具有在其输出缓冲器部分中的轨对轨 (rail-to-rail)输出的模拟缓冲器(参考 CMOS Circuit Design, Layout and Simulation P661Figure 25. 49, R. Jacob, Baker Harry, W. LI David E. Boyce)或具有开关的输出选择器以实现极性反转。图2是说明使用输出选择器的公共信号线驱动电路的配置例子的方框图。信号线驱动电路3包括线缓冲器(LB)31和电平偏移器(LS)32。线缓冲器31存储 适合于驱动信号线的驱动数据。电平偏移器32将线缓冲器31的数据电平改变为与驱动电 平相当(commensurate)的电平。上述电路3还包括每个使用电阻器串的正电压供应部分36P和负电压供应部分 36N。信号线驱动电路3还包括选择器部分33。选择器部分33包括适合于接收正和负 灰度电平电压并且把数字驱动数据转换成模拟数据的多个数字/模拟转换器(DAC)。选择 器部分33包括正和负选择器33P和33N。信号线驱动电路3还包括缓冲器放大器部分34。缓冲器放大器部分34放大从选 择器部分33输出的驱动数据以产生正和负信号电压。上述部分34包括正和负缓冲器放大 器 34P 和 34N。信号线驱动电路3还包括输出选择器35。输出选择器35的每一个在正电平和负 电平间选择性地切换信号电压并且向彼此相邻的信号线提供电压。不存在太多有关如图2的方框图中所示的多通道信号线驱动电路的组件布局图 的文献。但是，通常电路元件以如方框图的相同的方式布局。图3是说明公共四通道信号线驱动电路单元的组件布局的示意图。例如，为了布局如图3中所示的四通道(Ch)单元40的元件，首先布置适合于分发 不同通道的数字信号的线缓冲器31，接着是电平偏移器32。接着，如图3所示，正选择器33P-1、负选择器33N-1和33N-2以及正选择器33P-2 以从左到右的顺序布置。接着，布置组合电路34PN，该组合电路34PN是正和负缓冲器放大器34P和34N的 组合。最后，布置适合于在正电平和负电平间切换信号的输出选择器35。来自输出选择器 的输出线路延长到各自通道的输出焊盘(pad)。

发明内容
上述四通道单元的缺点是以每隔两个通道并排交替地布置正选择器33P和负选 择器33N。在图3所示的例子中，以这个顺序布置一个正选择器33P、两个负选择器33N和 一个正选择器33P。正选择器每个包括PMOS晶体管。负选择器每个包括NMOS晶体管。由于没有晶体管Tr能够在PMOS和NMOS晶体管间的阱(well)的边界附近形成， 因此在正选择器33P和负选择器33N间出现空间SPC。来自电压供应部分36的线路也是个问题。线路在正和负选择器33P和33N上从电压供应部分36走线到正侧和负侧。因此，尽管来自负电压供应部分36N的输出电压VN实质上不是用于正选择器 33P-1和33P-2，但是其线路从上述选择器33P-1和33P-2上通过。相反地，尽管来自正电压供应部分36P的输出电压VP实质上不是用于负选择器 33N，但是其线路从上述选择器33N上通过。
如果选择器的晶体管Tr进一步减少尺寸，没有使用的线路在面积上变得比晶体 管Tr更大，因此产生只有线路的区域。接着将示范如果首先在整个芯片上重复布置单元、然后安排输出焊盘而出现的问 题。每个芯片的驱动器的输出通道的数量趋向于增加，以便减少面板模块的零件数。 例如，这个数量已经增加到960个通道。图4是说明在单阶段(single stage)配置中重复布置图3中所示的单元的布局 图例子的示意图。单阶段(stage)配置带来的问题是输出焊盘41必须布置在芯片的下面，以便布置 许多上述焊盘41。但是，单元的输出位于顶部。因此，线路必须延伸到在芯片下面提供的输出焊盘。这产生如图4中所示在芯片的每个边缘上一个的‘仅输出线路’部分42，从而导致 增加的芯片面积。图5是在两阶段配置中重复布置图3中所示的单元的布局图例子的示意图。两阶段配置带来的问题是随着通道数量的增加，变得不可能布置焊盘。假设上述单元40被用于单阶段和两阶段配置中，芯片面积或多或少是相同的。在这种情况下，单阶段配置比两阶段配置更加矩形化。因此，单阶段配置具有更长 的周长。结果，在具有较长周长的两阶段配置中，输出焊盘不再适合于在由如图5中的参 考数字43所示的周长包围的区域内。人们期望提供使用上述提供减少了无用的阱空间和线路的无用路由以及更小的 线路区，从而有助于减少器件尺寸(布局面积)的信号线驱动电路和显示装置以及使用其 的电子设备。根据本发明的第一实施例的信号线驱动电路包括正和负电压供应部分、线缓冲 器、正和负选择器以及输出选择器。正电压供应部分提供多个正电压。负电压供应部分提 供多个负电压。线缓冲器向正侧和负侧分发输入数字信号。正选择器根据从线缓冲器之一 提供的数字信号从正电压供应部分提供的多个电压电平中选择电压电平。负选择器根据从 线缓冲器之一提供的数字信号从负电压供应部分提供的多个电压电平中选择电压电平。输 出选择器可以在正电平和负电平之间切换由正和负选择器选择的电压以向该信号线输出。 以关于线缓冲器对称的方式，将正选择器布置在一侧，负选择器在另一侧，正电压供应部分 在一侧，并且负电压供应部分在另一侧。根据本发明的第二实施例的显示装置包括显示部分和信号线驱动电路。显示部分 具有以矩阵形式排列的显示单元。显示单元通过反转电极被驱动。信号线驱动电路的每一 个响应于对电极反转，向与显示单元连接的信号线的每一个提供正或负信号电压。每个信 号线驱动电路包括正和负电压供应部分、线缓冲器、正和负选择器以及输出选择器。正电压 供应部分提供多个正电压。负电压供应部分提供多个负电压。线缓冲器向正侧和负侧分发 输入数字信号。正选择器根据从线缓冲器之一提供的数字信号从正电压供应部分提供的多 个电压电平中选择电压电平。负选择器根据从线缓冲器之一提供的数字信号从负电压供应 部分提供的多个电压电平中选择电压电平。输出选择器可以在正电平和负电平之间切换由正和负选择器选择的电压以向该信号线输出。以关于线缓冲器对称的方式，将正选择器布 置在一侧，负选择器在另一侧，正电压供应部分在一侧，而负电压供应部分在另一侧。根据本发明的第三实施例的电子设备包括显示装置。显示装置包括显示部分和信 号线驱动电路。显示部分具有以矩阵形式排列的显示单元。显示单元通过反转电极被驱动。 每个信号线驱动电路响应于电极反转，向与显示单元连接的每个信号线提供正或负信号电 压。每个信号线驱动电路包括正和负电压供应部分、线缓冲器、正和负选择器以及输出选择 器。正电压供应部分提供多个正电压。负电压供应部分提供多个负电压。线缓冲器向正侧 和负侧分发输入数字信号。正选择器根据从线缓冲器之一提供的数字信号从正电压供应部 分提供的多个电压电平中选择电压电平。负选择器根据从线缓冲器之一提供的数字信号从 负电压供应部分提供的多个电压电平中选择电压电平。输出选择器可以在正电平和负电平 之间切换由正和负选择器选择的电压以向该信号线输出。以关于线缓冲器对称的方式，将 正选择器布置在一侧，负选择器在另一侧，正电压供应部分在一侧，而负电压供应部分在另 一侧。本发明有助于减少无用的阱空间和线路的无用路由以及更小的线路区域从而有 助于减少元件尺寸(布局面积)。


图1是说明普通液晶显示装置的粗略配置的示意图；图2是说明使用输出选择器的公共信号线驱动电路的配置例子的方框图；图3是说明普通四通道信号线驱动电路单元的组件布局的示意图；图4是说明在单阶段(single stage)配置中重复布置图3中所示的单元的布局 图例子的示意图；图5是说明在两阶段配置中重复布置图3中所示的单元的布局图例子的示意图；图6是说明根据本发明的实施例的显示装置的配置例子的示意图；图7是说明液晶显示装置的有效显示部分的配置例子的电路示意图；图8是说明根据本发明的实施例的包括信号线驱动电路的组件布局的第一配置 例子的方框图；图9是说明根据本实施例的电平偏移器的配置例子的电路示意图；图10是说明根据本实施例的正选择器的配置例子的电路示意图；图11是说明根据本实施例的负选择器的配置例子的电路示意图；图12是具体说明根据本实施例的正和负缓冲器放大器和输出选择器的配置例子 的电路示意图；图13是说明图8的方框图中所示的组件布局的示意图；图14是说明通过布置多个四通道T单元形成的驱动器芯片的概念性示意图，四通 道T单元的元件的每个如图13中所示被布局；图15是说明根据本实施例的包括信号线驱动电路的组件布局的第二配置例子的 方框图；图16是说明根据本实施例的包括信号线驱动电路的组件布局的第三配置例子的 方框图17是具体说明根据本实施例的正选择器的布局和配置的示意图；图18是说明根据本实施例的正选择器的简化的垂直剖面结构的示意图；图19是具体说明根据本实施例的负选择器的布局和配置的示意图；图20是说明根据本实施例的负选择器的简化的垂直剖面结构的示意图；图21是具体说明根据比较例子的选择器的布局和配置的示意图；图22是说明根据比较例子的比较器的简化的垂直剖面结构的示意图；图23是说明应用本实施例的电视机的透视图；图24A和图24B是说明应用本实施例的数码相机的透视图；图25是说明应用本实施例的膝上个人计算机的透视图；图沈是说明应用本实施例的可携式摄像机的透视图；以及图27A至图27G是说明应用本实施例的例如移动电话的移动终端的透视图。
具体实施例方式如下参考附图给出本发明的实施例的详细描述。需要注意的是，说明以下列顺序 给出1.显示装置的配置例子2.信号线驱动电路的第一配置例子3.信号线驱动电路的第二配置例子4.信号线驱动电路的第三配置例子5.电子设备的配置例子<1.显示装置的配置例子>图6是说明根据本发明的实施例的显示装置的配置例子的示意图。这里通过使用一个情况的例子来说明，在该情况下本发明被应用于使用液晶单元 作为每个像素的光电元件的有源矩阵液晶显示装置。液晶显示装置100包括有效显示部分(AOTSP) 110。上述部分110包括每个具有 液晶单元的多个像素，以矩阵形式被布置在诸如如图6中所示玻璃基底的透明的绝缘基底 上。液晶显示装置100还包括适合于驱动信号线的信号线驱动电路(水平驱动电路或 源极驱动器HDRV) 120。液晶显示装置100还包括栅极线驱动电路(垂直驱动电路或栅极驱动器 VDRV) 130和数据处理器(DATAPRC) 140。栅极线驱动电路130驱动适合于扫描和选择液晶 单元的栅极线(扫描线)。下面将以一步一步的方式给出液晶显示装置100的元件、配置和功能的描述。有效显示部分(下文简称为显示部分)110具有以矩阵形式排列的各自具有液晶 显示单元的多个像素。此外，上述部分100包括以矩阵形式布置的信号线(数据线)和栅极线(垂直扫 描线)。信号线和栅极线分别由信号线驱动电路120和栅极线驱动电路130驱动。图7是说明显示部分110的配置例子的电路示意图。此处，示出作为出于附图的简化的像素排列的例子的三行(第n-1行到第n+1行)和四列(第m-2列到第m+1列)。在图7中，显示部分110具有以矩阵形式布置的栅极线(垂直扫描线)llln-1、 lllnUlln+1等和信号线(数据线)112m_2、112m_l、1 I^ik 112m+l等。此外，每在栅极线和 信号线间的交叉部分之一布置一个单位像素113。单位像素113的每个包括像素晶体管或薄膜晶体管TFT、液晶单元LC和保持电容 Cs ο此处，液晶显示单元LC代表在由薄膜晶体管TFT形成的像素电极(电极之一)和 被形成与像素电极相反的相反电极(另一个电极)间产生的电容。薄膜晶体管TFT使其栅电极与栅极线(垂直扫描线)11 In-I、11 In、11 ln+1等之一 连接，以及使其源电极与信号线112m-2、112m-l、lian、112m+l等之一连接。液晶单元使其像素电极与薄膜晶体管TFT的漏电极连接且使其相反电极与公共 线114连接。保持电容器Cs被连接到薄膜晶体管TFT的漏电极和公共线114之间。从公共电压提供电路(VC0M电路)150向公共线114提供作为公共电压Vcom的给 定的AC电压。栅极线llln-l、llln、llln+l等各自将其端点之一与图6中所示的栅极线驱动电 路130的关联的行的输出端连接。栅极线驱动电路130包括移位寄存器，并且通过生成顺序的垂直选择脉冲并且 同步于垂直转移时钟VCK(未示出)向栅极线提供脉冲来垂直地扫描栅极线(垂直扫描 线)111η-1、111η、111η+1 等。此外，在显示部分110中，信号线112m-l、112m+l等各自将其端点之一与图6中所 示的信号线驱动电路120的关联的列的输出端点连接。信号线驱动电路120能够响应于灰度电平电压把变成与驱动电平相当的电平并 且适合于驱动信号线的数字驱动数据转换成模拟数据，并且放大模拟驱动数据以生成正和 负信号电压。此外，上述电路120能够选择性地向彼此相邻的信号线提供正和负信号电压。数据处理器140包括适合于将从外部装备馈入的并行数据的电平改变为给定电 平的电平偏移器。上述处理器140还包括串行/并行转换器，适合于将电平已经被改变的串行数据 转换成并行数据并且向信号线驱动电路120输出并行数据以便调整相位并且减少频率。下面将给出根据本实施例的信号线驱动电路120的配置和功能的具体描述。<2.信号线驱动电路的第一配置例子〉图8是说明根据本发明的实施例的包括信号线驱动电路的组件布局的第一配置 例子的方框图。图8中所示的信号线驱动电路120具有在图中所示的XY坐标系统的Y方向上并 行布置的多个四通道单元200。四通道单元200之一具有在图8中沿着X方向的单元形成区中央布局的线缓冲器 布置部分210。正电平偏移器布置部分220在正X方向(一侧)上与线缓冲器布置部分210相邻布置。
正选择器布置部分230从正电平偏移器布置部分220在正X方向上更向外布置。正缓冲器放大器布置部分240从正选择器布置部分230在正X方向上更向外布置。适合于在正和负电压间切换的第一输出选择器布置部分250在正X方向的正缓冲 器放大器布置部分MO的更向外的一侧布置。另一方面，负电平偏移器布置部分260在负X方向(在另一侧)与线缓冲器布置 部分210相邻布置。负选择器布置部分270从负电平偏移器布置部分260在负X方向上更向外布置。负缓冲器放大器布置部分280从负选择器布置部分270在负X方向上更向外布置。适合于在正和负电压间切换的第二输出选择器布置部分290从负缓冲器放大器 布置部分280在负X方向上更向外布置。平行于选择器布置部分230布置电阻器串REG+作为正电压供应部分。平行于选择器布置部分270布置电阻器串REG-作为负电压供应部分。如上所述，图8中所示的信号线驱动电路120将线缓冲器LB+和LB-布置在中央， 接着是正电平偏移器LS+、正选择器SEL+和正缓冲器放大器AMP+。此外，上述电路120具有关于线缓冲器LB与正对应部分对称布置的负电平偏移器 LS-、负选择器SEL-和负缓冲器放大器AMP-。下面将以一步一步的方式说明使正和负元件关于线缓冲器LB+和LB-对称布置的 四通道单元200的更具体的配置以及四通道单元和作为整体的芯片的组件布局的有益效果。 线缓冲器布置部分210具有在图8中的Y方向上以从左到右的顺序布置的正线缓 冲器(LB+) 211、负线缓冲器(LB-) 212、正线缓冲器213、和负线缓冲器214。基本上，向线缓冲器LB提供数字驱动数据。该数据是从未示出的接口部分提供的 数据转换的用于每个通道的灰度电平码。线缓冲器211到214顺序地偏移和存储已转换成用于不同通道的灰度电平码的数 字驱动数据。正电平偏移器布置部分220具有在图8中的Y方向上以从左到右的顺序布置的两 个正电平偏移器221和222。安排正电平偏移器221与在Y方向上的正线缓冲器(LB+)211和负线缓冲器 (LB-)212的位置大致匹配。安排正电平偏移器223与在Y方向上的正线缓冲器(LB+)213和负线缓冲器 (LB-)214的位置大致匹配。正电平偏移器221将来自正线缓冲器211的数据的电平改变为与驱动电平相当的 电平。安排正电平偏移器221的输入端与正线缓冲器211的输出端相对，从而允许在最 短可能距离上布线。正电平偏移器222将来自正线缓冲器213的数据的电平改变为与驱动电平相当的 电平。
安排正电平偏移器布置部分222的输入端与正线缓冲器213的输出端相对，从而 允许在最短可能距离上布线。图9是说明根据本实施例的电平偏移器的配置例子的电路示意图。该电平偏移器LS包括PMOS晶体管PTl和PT2、NMOS晶体管NTl和NT2、节点NDl 和ND2、输入端TI和TIX,以及输出端TO和TOX0PMOS晶体管PTl和PT2将其源极与适合于提供源电压VDD的电源线LVDD连接。 NMOS晶体管NTl和NT2将其源极与参考电势线LVSS连接。上述线LVSS与地电势GND连接。PMOS晶体管PTl和NMOS晶体管NTl将其漏极连接在一起。其连接点形成节点 ND1。上述节点NDl与PMOS晶体管PT2的栅极和输出端TOX连接。PMOS晶体管PT2和NMOS晶体管NT2将其漏极连接在一起。其连接点形成节点 ND2。上述节点ND2与PMOS晶体管PTl的栅极和输出端TO连接。然后，NMOS晶体管NTl将其栅极与数字信号dn的输入端TI连接。NMOS晶体管 NT2将其栅极与数字信号xdn (其中，χ’代表反转)的输入端TIX连接。当从线缓冲器LB提供高电平的dn和低电平的xdn的低电压数据信号dn和xdn 时，NMOS晶体管NTl导通，并且NMOS晶体管NT2截止。结果，节点NDl的电势降到地电平，导通PMOS晶体管PT2并且促使节点ND2的电 势升到源电压VDD电平。这保持PMOS晶体管PTl在截止的状态下且节点NDl稳定地处于 地电势。结果，高电平的Dn和低电平的)(Dn的高压信号Dn和》)n分别从输出端TO和TOX输出。当从线缓冲器LB提供低电平的dn和高电平的xdn的低压数据信号dn和xdn时， NMOS晶体管NTl截止，并且NMOS晶体管NT2导通。结果，节点ND2的电势降到地电势，导通PMOS晶体管PTl并且促使节点NDl的电 势升到源电压VDD电平。这样保持PMOS晶体管PT2在截止的状态下且节点ND2稳定地处 于地电势。结果，低电平的Dn和高电平的)(Dn的高压信号Dn和》)n分别从输出端TO和TOX输出。正选择器布置部分230具有在图8的Y方向上以从左到右的顺序布置的两个正选 择器231和232。安排正选择器231与在Y方向上的正电平偏移器221的位置大致匹配。安排正选择器232与在Y方向上的正电平偏移器222的位置大致匹配。正选择器231根据从正电平偏移器221的输出数据，选择由正寄存器串REG+生成 的正灰度电平电压Vpl至Vpm之一，并且输出选中的电压电平。安排正选择器231的输入端与正电平偏移器221的输出端相对，从而允许在最短 可能距离上布线。正选择器232根据从正电平偏移器222的输出数据，选择由正寄存器串REG+生成 的正灰度电平电压Vpl至Vpm之一，并且输出选中的电压电平。安排正选择器232的输入端与正电平偏移器222的输出端相对，从而允许在最短可能距离上布线。正选择器231和232能够用作适合于响应于灰度电平电压，将数字驱动数据转换 成模拟数据的数字/模拟转换器(DAC)。图10是说明根据本实施例的正选择器的配置例子的电路示意图。如图10所示的正选择器SEL+031或232)是单独由在m行乘(n+1)列的矩阵中 布置的多个PMOS晶体管形成的串联栅极(series-gated)的选择器。正选择器SEL+具有通过以矩阵形式排列的PMOS晶体管PTlO至PTln、PT20至 PT2n、ΡΤ30 至 ΡΤ3η、ΡΤ40 至 ΡΤ4η、ΡΤ50 至 ΡΤ5η 等到 PT(m_l)0 至 PT (m-l)n 以及 PTmO 至 PTmn0在正选择器SEL+中，PMOS晶体管PTlO至PTln串行连接，PMOS晶体管PT20至 PT2n串行连接，且PMOS晶体管ΡΤ30至ΡΤ3η串行连接。在正选择器SEL+中，PMOS晶体管ΡΤ40至PiMn串行连接，且PMOS晶体管ΡΤ50至 ΡΤ5η串行连接。在正选择器SEL+中，PMOS晶体管PT(m_l)0至PT(m-l)n串行连接，PMOS晶体管 PTmO至PTmn串行连接。正灰度电平电压Vpl被馈入第一行的PMOS晶体管PTll的漏极，且正灰度电平电 压Vp2被馈入第二行的PMOS晶体管PT21的漏极。正灰度电平电压Vp3被馈入第三行的PMOS晶体管PT31的漏极，正灰度电平电压 Vp4被馈入第四行的PMOS晶体管PT41的漏极，且正灰度电平电压Vp5被馈入第五行的PMOS 晶体管PT51的漏极。正灰度电平电压Vp (m-Ι)被馈入第(m_l)行的PMOS晶体管PT (m_l) _1的漏极，正 灰度电平电压Vpm被馈入第m行的PMOS晶体管Ρ ιιΙ的漏极。在第η行的PMOS晶体管PTln至PTmn的源极全部被连接到正选择器SEL+的输出 端 TSELP。在第零列的PMOS晶体管PTlO至PTmO的栅极选择性地连接到从电平偏移器LS+ 提供的差分信号DO和)(D0之一。在第一列的PMOS晶体管PTll至PTml的栅极选择性地连接到从电平偏移器LS+ 提供的差分信号Dl和之一。在第二列的PMOS晶体管PT12至PTm2的栅极选择性地连接到从电平偏移器LS+ 提供的差分信号D2和)(D2之一。在第η列的PMOS晶体管PTln至PTmn的栅极选择性地连接到从电平偏移器LS+ 提供的差分信号Dn和a)n之一。如上述配置的正选择器SEL+031或232)根据来自正电平偏移器LS+的输出数据 来选择并输出由正电阻器串REG+生成的正灰度电平电压Vpl至Vpm之一。将从正选择器SEL+031或232)输出的数据DAC_0UT_P从数字转变成模拟信号并 且输出。正缓冲器放大器布置部分240具有如图8的Y方向上以从左到右的顺序布置的两 个正缓冲放大器241和M2。安排正缓冲器放大器241与在Y方向上的正选择器231的位置大致匹配。
安排正缓冲器放大器242与在Y方向上的正选择器232的位置大致匹配。正缓冲器放大器241放大从正选择器231输出的驱动数据。安排正缓冲器放大器Ml的输入端与正选择器231的输出端相对，从而允许在最 短可能距离上布线。正缓冲器放大器242放大从正选择器232输出的驱动数据。安排正缓冲器放大器M2的输入端与正选择器232的输出端相对，从而允许在最 短可能距离上布线。正输出选择器布置部分250具有在其中布置的正输出选择器251。正输出选择器251选择并输出两条驱动数据，一条从正缓冲器放大器241输出并 且另一条从负缓冲器放大器281输出。上述选择器251选择性地供应在数据面板160中彼此相邻布置的具有正和负信号 电压的一对信号线。通道计数η在现实中有几百或更多，并且与这些通道关联的信号线被驱动。电平偏移器布置部分260具有在图8的Y方向上以从左至右的顺序布置的两个负 电平偏移器261和262。安排负电平偏移器沈1与在Y方向上的正线缓冲器(LB+)211和负线缓冲器 (LB-)212的位置大致匹配。安排负电平偏移器沈2与在Y方向上的正线缓冲器(LB+)213和负线缓冲器 (LB-)214的位置大致匹配。负电平偏移器将来自负线缓冲器212的数据的电平改变为与驱动电平相当的 电平。安排负电平偏移器的输入端与负线缓冲器212的输出端相对，从而允许在最 短可能距离上布线。负电平偏移器沈2将来自负线缓冲器214的数据的电平改变为与驱动电平相当的 电平。安排负电平偏移器沈2的输入端与负线缓冲器214的输出端相对，从而允许在最 短可能距离上布线。负电平偏移器261和262可以用如图9所示的电平偏移器的相同方法来配置。负选择器布置部分270具有在图8中的Y方向上以从左到右的顺序布置的两个负 选择器271和272。安排负选择器271与在Y方向上的负电平偏移器沈1的位置大致匹配。安排负选择器272与在Y方向上的负电平偏移器沈2的位置大致匹配。负选择器271根据从负电平偏移器261的输出数据，来选择由负寄存器串REG-生 成的负灰度电平电压Vnl至Vnm之一，并且输出选中的电压电平。安排负选择器271的输入端与负电平偏移器的输出端相对，从而允许在最短 可能距离上布线。负选择器272根据来自负电平偏移器262的输出数据，选择由负寄存器串REG-生 成的负灰度电平电压Vpl至Vpm之一，并且输出选中的电压电平。安排负选择器272的输入端与负电平偏移器262的输出端相对，从而允许在最短可能距离上布线。负选择器271和272能够用作适合于响应于灰度电平电压，将数字驱动数据转换 成模拟数据的数字/模拟转换器(DAC)。图11是说明根据本实施例的负选择器的配置例子的电路示意图。如图11所示的负选择器SEL-071或272)是单独由在m行乘(n+1)列的矩阵中 布置的多个NMOS晶体管形成的串联栅极的选择器。负选择器SEL-具有以矩阵形式排列的NMOS晶体管NTlO至NTln、NT20至NT2n、 ΝΤ30 至 ΝΤ3η、ΝΤ40 至 ΝΤ4η、ΝΤ50 至 ΝΤ5η 等到 NT (m_l) 0 至 NT (m_l) η 以及 NTmO 至 NTmn。在负选择器SEL-中，匪OS晶体管NTlO至NTln串行连接，匪OS晶体管ΝΤ20至 ΝΤ2η串行连接，且NMOS晶体管ΝΤ30至ΝΤ3η串行连接。在负选择器SEL-中，NMOS晶体管ΝΤ40至NiMn串行连接，且NMOS晶体管ΝΤ50至 ΝΤ5η串行连接。在负选择器SEL-中，NMOS晶体管NT (m_l) 0至NT (m-l)n串行连接，且NMOS晶体 管NTmO至NTmn串行连接。负灰度电平电压Vnl被馈入第一行中的NMOS晶体管NTll的漏极，负灰度电平电 压Vn2被馈入第二行中的NMOS晶体管NT21的漏极。负灰度电平电压Vn3被馈入第三行中的NMOS晶体管NT31的漏极，负灰度电平电 压Vn4被馈入第四行中的NMOS晶体管NT41的漏极，负灰度电平电压Vn5被馈入第五行中 的NMOS晶体管NT51的漏极。负灰度电平电压Vn (m-Ι)被馈入第(m_l)行中的NMOS晶体管NT (m_l)的漏极，负 灰度电平电压Vnm被馈入第m行中的NMOS晶体管NTml的漏极。在第η行中的NMOS晶体管NTln至NTmn的源极全部被连接到负选择器SEL-的输 出端TSELN。在第零列中的NMOS晶体管NTlO至NTmO的栅极选择性地连接到从电平偏移器 LS-提供的差分信号DO和)(D0之一。在第一列的NMOS晶体管的NTll至NTml的栅极选择性地连接到从电平偏移器 LS-提供的差分信号Dl和之一。在第二列的NMOS晶体管的NT12至NTm2的栅极选择性地连接到从电平偏移器 LS-提供的差分信号D2和)(D2之一。在第η列的NMOS晶体管的NTln至NTmn的栅极选择性地连接到从电平偏移器 LS-提供的差分信号Dn和a)n之一。如上述配置的负选择器SEL- (271或272)根据来自负电平偏移器LS-的输出数据 来选择并输出由正电阻器串REG-生成的负灰度电平电压Vnl至Vnm之一。将从负选择器SEL-071至272)输出的数据DAC_0UT_N从数字转变成模拟信号并 且输出。负缓冲器放大器布置部分280具有如图8的Y方向上以从左到右的顺序布置的两 个负缓冲放大器281和观2。安排负缓冲器放大器与在Y方向上的负选择器271的位置大致匹配。安排负缓冲器放大器282与在Y方向上的负选择器272的位置大致匹配。
负缓冲器放大器281放大从负选择器271输出的驱动数据。安排负缓冲器放大器的输入端与负选择器271的输出端相对，从而允许在最 短可能距离上布线。负缓冲器放大器282放大从负选择器272输出的驱动数据。安排负缓冲器放大选择器观2的输入端与负选择器272的输出端相对，从而允许 在最短可能距离上布线。负输出选择器布置部分290具有在其中布置的负输出选择器四1。负输出选择器291选择并输出两条驱动数据，一个从负缓冲器放大器282输出并 且另一个从正缓冲器放大器242输出。上述选择器291选择性地提供在液晶面板160中彼此相邻设置的具有正和负信号 电压一对信号线。在如上述配置的四通道单元200中，从负缓冲器放大器观1到正输出选择器251 路由线路如下。S卩，沿负缓冲器放大器观1的侧、负选择器271的顶部、负电平偏移器261的顶部、 负线缓冲器212的侧、负电平偏移器221的顶部、正选择器231的顶部和正缓冲器放大器 241的侧路由线路。从正缓冲放大器M2到负输出选择器291路由线路如下。S卩，沿正缓冲器放大器M2、正选择器M2的顶部、正电平偏移器222的顶部、正线 缓冲器213的顶部、负电平偏移器沈2的顶部、负选择器272的顶部和负缓冲器放大器282 的侧路由线路。此处给出一对正和负缓冲器放大器AMP+和AMP-以及输出选择器PolSel的具体 配置例子的说明。图12是说明根据本实施例的正和负缓冲器放大器和输出选择器的具体配置例子 的电路示意图。正缓冲器放大器AMP+包括如图12所示的级联的差分放大器部分310和输出缓冲 器部分320。差分放大器部分310包括PMOS晶体管PT311和PT312、NMOS晶体管NT311和 NT312、电流源1311和节点ND311和ND312。PMOS晶体管PT311和PT312使其源极与源电压VDD的电源连接。PMOS晶体管PT311使其漏极与NMOS晶体管NT311的漏极连接。其连接点形成节 点ND311。此外，PMOS晶体管PT311使其漏极和栅极连接在一起。其连接点与PMOS晶体管 PT312的栅极连接。PMOS晶体管PT312使其漏极与NMOS晶体管NT312的漏极连接。其连接点形成差 分放大器部分310的输出节点ND312。NMOS晶体管NT311和NT312使其源极连接在一起。其连接点与电流源1311连接。NMOS晶体管NT311的栅极形成正缓冲器放大器AMP+的反转的输入端(_)，NM0S晶 体管NT312的栅极形成正缓冲器放大器AMP+的非反转的输入端(+)。因此，将从正选择器SEL+ (DAC)输出的信号DAC_0UT_P馈入NMOS晶体管NT312的 栅极。NMOS晶体管NT311使其栅极与输出缓冲器部分320的输出端连接。
如上配置的差分放大器部分310使用由NMOS晶体管NT311和NT312构成的差分 放大器(差分对)来差分放大前一阶段的正选择器SEL+的输出信号和输出缓冲器部分320 的输出信号。差分放大器部分310向输出缓冲器部分320输出差分放大的数据信号。 输出缓冲器部分320包括PMOS晶体管PT321和PT322，NMOS晶体管NT321和 NT322、电流源 1321 和 1322 以及节点 ND321、ND322 和 ND323。PMOS晶体管PT321的源极和和NMOS晶体管NT321的漏极与连接到源电势的电流 源1321连接。其连接点形成输出节点ND321。该节点ND321与差分放大器部分320的输出 节点ND312连接。PMOS晶体管PT321的漏极和NMOS晶体管NT321的源极与连接到参考电势的电流 源1322连接。其连接点形成输出节点ND322。PMOS晶体管PT321使其栅极与偏压信号BIASl的供应线连接。NMOS晶体管NT321 使其栅极与偏压信号BIAS2的供应线连接。PMOS晶体管PT322使其源极与源电压VDD并使其漏极与NMOS晶体管NT322的漏 极连接。其连接点形成输出缓冲器部分320的输出节点ND323。NMOS晶体管NT322使其源 极与参考电势VSS连接，在该例子中，参考电势VSS是地GND。PMOS晶体管PT322使其栅极与节点ND321连接。NMOS晶体管NT322使其栅极与 节点ND322连接。输出节点ND323连接到差分放大器部分310的NMOS晶体管NT311的栅 极。此外，节点ND323连接到输出选择器PolSel的第一输入端。输出缓冲器部分320接收通过差分放大器部分310放大的数据信号，并且向输出 选择器PolSel输出适合于驱动与正信号关联的信号线的正信号。负缓冲器放大器AMP-包括如图12所示的级联的差分放大器部分330和输出缓冲 器部分；340。差分放大器部分330包括PMOS晶体管PT331和PT332、NMOS晶体管NT331和 NT332、电流源1331和节点ND331和ND332。NMOS晶体管NT331和NT332使其源极与参考电势VSS连接，在该例子中，参考电势 VSS是地GNDNMOS晶体管NT331使其漏极与PMOS晶体管NT331的漏极连接。其连接点形成节 点ND331。此外，NMOS晶体管NT331使其漏极和栅极连接在一起。其连接点与匪OS晶体管 NT332的栅极连接。NMOS晶体管NT332使其漏极与PMOS晶体管PT332的漏极连接。其连接点形成差 分放大器部分330的输出节点ND332。PMOS晶体管PT331和PT332使其源极连接在一起。其连接点与电流源1331连接。PMOS晶体管PT331的栅极形成负缓冲器放大器AMP-的反转的输入端(_)，PM0S晶 体管PT332的栅极形成负缓冲器放大器AMP-的非反转的输入端(_)。因此，将从负选择器SEL-(DAC)输出的信号DAC_0UT_N馈入PMOS晶体管PT332。 PMOS晶体管PT331使其栅极与输出缓冲器部分340的输出端连接。如上配置的差分放大器部分330使用由PMOS晶体管PT331和PT332构成的差分放大器(差分对)来差分放大在前一阶段的负选择器SEL-(DAC)的输出信号和输出缓冲器 部分；340的输出。差分放大器部分330向输出缓冲器部分340输出差分放大的数据信号。输出缓冲器部分340包括PMOS晶体管PT341和ΡΤ!342，NMOS晶体管ΝΤ341和 ΝΤ342、电流源 1341 和 1342 以及节点 ND341、ND342 和 ND343。PMOS晶体管ΡΤ341的源极和NMOS晶体管ΝΤ341的漏极与连接到源电势的电流源 1341连接。其连接点形成输出节点ND341。 PMOS晶体管ΡΤ341的漏极和NMOS晶体管ΝΤ341的源极与连接到参考电势的电流 源1342连接。其连接点形成输出节点ND342。该节点ND342与差分放大器部分330的输出 节点ND332连接。PMOS晶体管ΡΤ341使其栅极与偏压信号BIAS3的供应线连接。NMOS晶体管ΝΤ341 使其栅极与偏压信号BIAS4的供应线连接。PMOS晶体管ΡΤ342使其源极与源电压VDD连接且使其漏极与NMOS晶体管ΝΤ342 的漏极连接。其连接点形成输出缓冲器部分340的输出节点ND343。NMOS晶体管ΝΤ342使 其源极与参考电势VSS连接，在该例子中，参考电势VSS是地GND。PMOS晶体管ΡΤ342使其栅极与节点ND341连接。NMOS晶体管ΝΤ342使其栅极与 节点ND342连接。输出节点ND343连接到差分放大器部分330的NMOS晶体管ΝΤ331的栅 极。此外，节点ND343连接到输出选择器PolSel的第二输入端。输出缓冲器部分340接收通过差分放大器部分330放大的数据信号，并且向输出 选择器PolSel输出适合于驱动与负信号关联的信号线的负信号。输出选择器PolSel包括第一和第二开关组351和352。第一开关组351包括开关SWll和SW12。通过信号STR控制来接通或断开开关 SWl 1。通过信号CRS控制来接通或断开开关SW12。互补地接通和断开开关SWll和SW12。开关SWll使其端‘a’与正缓冲器放大器AMP+的输出缓冲器部分320的输出连接， 使其端‘b’与通道的信号线SGLn连接。开关SW12使其端‘a’与正缓冲器放大器AMP+的输出缓冲器部分320的输出连 接，使其端‘b，与通道办+1的信号线SGLn+Ι连接。(图12所示的开关SW21和SW22被示 出为相反。)第二开关组352包括开关SW21和SW22。通过信号STR控制来接通或断开开关 SW21。通过信号CRS控制来接通或断开开关SW22。互补地接通和断开开关SW21和SW22。开关SW21使其端‘a’与负缓冲器放大器AMP-的输出缓冲器部分340的输出连接， 使其端‘b，与通道办+1的信号线SGLn+Ι连接。开关SW 22使其端‘a’与负缓冲器放大器AMP-的输出缓冲器部分340的输出连 接，使其端‘b’与通道的信号线SGLn连接。(图12所示的开关SW21和SW22被示出为 相反。)在如上述配置的输出选择器PolSel中，开关SWll和SW21被控制以接通，开关 Sff 12和SW22被控制以断开。这样允许正缓冲器放大器AMP+向信号线SGLn提供正信号电压并且负缓冲器放大器AMP-向信号线SGLn+Ι提供负信号电压。另一方面，开关SW12和SW22被控制以接通，开关SWll和SW21被控制以断开。这样允许正缓冲器放大器AMP+向信号线SGLn+Ι提供正信号电压并且负缓冲器放 大器AMP-向信号线SGLn提供负信号电压。如上所述，按本第一实施例布置元件以形成信号线驱动电路的四通道单元200。S卩，在中央布置线缓冲器211至214。在线缓冲器211至214的上面布置适合于将 正数字信号从高改变成低的电压电平的电平偏移器221和222。在电平偏移器221和222 的外部布置适合于被正电平偏移器221和222的输出控制的正选择器231和232。此外，在上述选择器231和232的外面布置适合于接收正选择器231和232的输 出的正缓冲器放大器241和M2。在相对侧，关于线缓冲器211至214，与正电平偏移器221和222对称布置适合于 将负数字信号从低改变成高的电压电平的电平偏移器261和沈2。在电平偏移器261和沈2的外面布置适合于被负电平偏移器261和沈2的输出控 制的负选择器271和272。在上述选择器271和272的外部布置适合于接收负选择器271 和272的输出的负缓冲器放大器281和观2。此外，在正布置区的最外的位置处安排输出选择器251。输出选择器251选择来自 正和负缓冲器放大器的输出，并且在图8的左边的两个通道的正和负信号电压之间切换。在负布置区的最外的位置处安排输出选择器四1。输出选择器291选择来自正和 负缓冲器放大器的输出，并且在图8的右边的两个通道的正和负信号电压之间切换。自然地，使用惯有技术，通常布局这些模块成具有相同的面积。因此，由于能够在 Y方向上将正电平和负电平偏移器LS+和LS-、正和负选择器SEL+和SEL-以及正和负输出 选择器251和291扩大成两倍，因此，上述元件必须在X方向上减小一半的尺寸。此处将说明根据本实施例的四通道单元200的操作。从正数字数据被锁存的线缓冲器211将图8的正X方向上的正侧的正数字信号馈 入正电平偏移器221，将数字信号从低电压电平变化成高电压电平。将电平偏移器221的输出馈入正选择器231，允许从多个电压Vpl至Vpm中选择并 且输出电压电平，多个电压Vpl至Vpm通过使用电阻器串的电阻器来分配而获得。从负数字数据被锁存的线缓冲器212将图8的负X方向上的负侧的负数字信号馈 入负电平偏移器261，将数字信号从低变化成高电压电平。将电平偏移器261的输出馈入正选择器271，允许从多个电压Vnl至Vnm中选择并 且输出电压电平，多个电压通过使用电阻器串的电阻器来分配而获得。如果高阶比特的数模转换与低阶比特的数模转换分离地进行，那么在向运算放大 器的选择器输出之间处理或通过使用能够内插低阶比特的运算放大器来处理低阶比特。来自正选择器231的电压输出由正缓冲器放大器(运算放大器)241缓冲器。类 似地，来自正选择器271的电压输出由负缓冲器放大器(运算放大器)281缓冲器。将左边的两个通道的正缓冲器放大器Ml的输出直接馈入输出选择器251。另一方面，负缓冲器放大器281的输出经过负选择器271、负电平偏移器、线缓 冲器212、正电平偏移器221、正选择器231和正缓冲器放大器M1，然后被馈入输出选择器 251。
输出选择器251在正和负的信号间切换以在正X方向(即向上的方向)输出。在右边的两个通道的正缓冲器放大器M2的输出经过正选择器232、正电平偏移 器222、线缓冲器213、负电平偏移器262的侧部分、负选择器272和负缓冲器放大器观0，然 后被馈入输出选择器四1。输出选择器291在正和负的信号间切换以在负X方向(即向下的方向)上输出。图13是说明图8的方框图中所示的组件布局的示意图。当我们关注图13的正和负选择器的排列的时候，仅在上部提供正选择器SEL+，同 时在中央提供线缓冲器LB。类似地，仅能够在下部提供负选择器SEL-。这提供了没有由现有技术产生的阱隔离部分SPC的布局。此外，来自寄存器串的输出电压线路LVP和LVN不通过相反极性的选择器。虽然如图8所示的例子中的选择器是串联栅极的，但是本发明不限于本说明书。 即使选择器不是串联栅极的，只要正选择器SEL+包括PMOS晶体管，并且负选择器SEL-包 括NMOS晶体管，就能实现上述有益效果。图14是说明通过布置多个四通道T单元200而形成的驱动器芯片的概念性示意 图，四通道T单元的元件每个如图13中所示被布局。如图14所示，在本实施例中，芯片能够从上侧到下侧产生输出，尽管具有与由如 图4的现有四通道单元组成的单阶段芯片相同的高度。<3.信号线驱动电路的第二配置例 子〉图15是说明根据本实施例的包括信号线驱动电路的组件布局的第二配置例子的 方框图。如图15所示的信号线驱动电路的四通道单元200A包括安排在图8所示的配置的 正选择器SEL+的输出侧上的缓冲器部分252。上述部分252合并正/负切换能力。缓冲器部分四2以关于线缓冲器LB的布置区与缓冲器部分252对称的方式被安 排在负选择器SEL-的输出侧上。上述292合并正/负切换能力。缓冲器部分252和292两者具有如图12所示的输出选择器的开关组351和352， 其布置在差分放大器部分OTAl和0TA2的输出以及输出缓冲器BFl和BF2的输入之间。<4.信号线驱动电路的第三配置例子〉图16是说明根据本实施例的包括信号线驱动电路的组件布局的第三配置例子的 方框图。如图16所示的信号线驱动电路的四-通道单元200B具有安排在正选择器SEL+ 的输出侧上的正/负开关选择器251B和安排在正/负开关选择器251B的输出侧上的缓冲 器放大器MlB和M2B。缓冲器放大器MlB和M2B能够输出正和负电压。正/负开关选择器^lB以关于线缓冲器LB的布置区与正/负开关选择器251B 对称的方式被安排在负选择器SEL-的输出侧上，缓冲器放大器^lB和被安排在正/ 负开关选择器^lB的输出侧上。缓冲器放大器^lB和能够输出正和负电压。如图15所示的四通道单元200A包括输出开关放大器。如图16所示的四通道单元200B包括其中每一个接收并输出正和负电压的放大器。
两个四通道单元在这点上一致，即能够有益地并排布置相同极性的选择器。该选 择器的一个输出是从这些选择器向上提供的元件连接，另一个从这些选择器向下提供的元 件连接。下面参考图13和例示更具体的配置示意图和比较例子的其他附图，给出本实施 例的上述有益效果的说明。图17是具体说明根据本实施例的正选择器的布局和配置的示意图。图18是说明根据本实施例的正选择器的简化的垂直剖面结果的示意图。图19是具体说明根据本实施例的负选择器的布局和配置的示意图。图20是说明根据本实施例的负选择器的简化的垂直剖面结构的示意图。图21是具体说明根据比较例子的选择器的布局和配置的示意图。图22是说明根据比较例子的比较器的简化的垂直剖面结构的示意图。[用于重复布置的单元的有益效果]如图13和图17至图20所示，当我们关注根据本实施例的布局中的正和负选择器 SEL+和SEL-的排列时，相同极性的选择器被重复地并排布置。因此，正选择器SEL+仅由PMOS晶体管组成，这些PMOS晶体管在如图18所示的P 阱410中提供的N阱420中形成。负选择器SEL-仅由NMOS晶体管组成，这些NMOS晶体管在如图20所示的P阱410 中形成。即，本实施例消除了隔离PMOS和NMOS晶体管的区域。即，与根据比较例子的布局相比，本实施例将每通道的宽度减少了阱隔离距离。此外，来自正寄存器串的相同极性的输出电压线路LVP在正选择器SEL+上通过。 类似地，来自负寄存器串的相同极性的输出电压线路LVN在负选择器SEL-上通过。因此，即使晶体管在尺寸上缩减，但是能够容易地通过来自寄存器串的输出电压 线路LVP和LVN，由此提供比比较例子更小的“只有线路”的部分。本实施例允许以与比较例子的相同的单元高度的单元的布局，并且允许输出线路 从上侧到下侧画出。[作为整体的组件布局的有益效果]本实施例允许与根据比较例子的单阶段配置相同的高度的单元的布局，且仍然具 有从上侧到下侧画出的输出线路。因此，能够通过将输出焊盘布置在芯片的顶侧和底侧来 减少图4所示的路由的线路42、现有技术带来的问题。此外，可以保持矩形形状，由此能够保证足够长的周长以布置焊盘。这样提供了减 少的整体芯片面积。已经通过选取本发明被应用到有源矩阵液晶显示装置的情况作为例子，给出上述 实施例的说明。然而，本发明不限于此。本发明类似地适用于其他类型的有源矩阵显示装 置，诸如使用电致发光(EL)器件作为像素的电光器件的电致发光(EL)显示装置。[5.电子设备的配置例子]此外，以根据上述实施例的有源矩阵液晶显示装置为代表的有源矩阵液晶显示装 置可以应用到各种电子设备。即有源矩阵显示装置可用作显示馈入的或在电子设备内部生成的视频信号的图像或视频的所有规范中的电子设备的显示装置。需要注意的是，在该电子设备的例子中有数码相机、膝上个人计算机、诸如移动电 话的移动终端、台式个人计算机和可携式摄像机。下面说明应用本实施例的电子设备的例子。图23是说明应用本实施例的电视机的透视图。根据本应用例子的电视机500包括由前面板520、滤光玻璃(filter glaSS)530和 其他部件组成的视频显示屏幕部分510。通过使用根据本实施例的显示装置作为视频显示 屏幕部分510来制造电视机500。图24A和24B是说明应用本实施例的数码相机的透视图。图24A是前视图，图24B 是后视图。根据本应用例子的数码相机500A包括闪光部分511、显示部分512、菜单开关513、 快门按钮514和其他部件。通过使用根据本实施例的显示装置作为显示部分512来制造数 码相机500A。图25是说明应用本实施例的膝上个人计算机的透视图。根据本应用例子的膝上个人计算机500B包括适合于被操作来用于输入文本或其 他信息的键盘522、适合于显示图像的显示部分523和主体521中的其他部件。通过使用根 据本实施例的显示装置作为显示部分523来制造膝上个人计算机500B。图沈是说明应用本实施例的可携式摄像机的透视图。根据本应用例子的可携式摄像机500C包括主体部分531、在面向前方的表面上提 供以捕捉目标的图像的镜头532、成像开始/停止开关533、显示部分534和其他部件。通 过使用根据本实施例的显示装置作为显示部分534来制造可携式摄像机500C。图27A至图27G是说明应用本实施例的例如移动电话的移动终端装置的图。图27A是处于打开位置的前视图，图27B是其侧视图，图27C是处于闭合位置的前 视图，图27D是左视图，图27E是右视图，图27F是顶视图，图27G是仰视图。根据本应用例子的移动电话500D包括上壳Ml、下壳M2、连接部分(本例子中的 铰链部分)543、显示器M4、子显示器M5、图片灯M6、照相机547和其他部件。通过使用根据本实施例的显示装置作为显示器544和子显示器545来制造移动电 话 500D。本申请包括涉及于2009年11月30日在日本专利局提交的日本优先权专利申请 JP 2009-2727M所公开的主题，其全部内容通过引用结合在本说明书中。本领域的普通技术人员应该理解到，只要其落入所附的权利要求或其等效物的范 围内，根据设计要求和其他因素，可发生各种修改，组合，部分组合和替代。
权利要求
1.一种信号线驱动电路，包括正电压供应部分，适合于提供多个正电压； 负电压供应部分，适合于提供多个负电压； 线缓冲器，适合于向正侧和负侧分发输入数字信号；正选择器，适合于根据从所述线缓冲器之一提供的所述数字信号，从所述正电压供应 部分提供的多个电压电平中选择电压电平；负选择器，适合于根据从所述线缓冲器之一提供的所述数字信号，从所述负电压供应 部分提供的多个电压电平中选择电压电平；输出选择器，能够在所述正电平和负电平间切换由正和负选择器选择的电压以向信号 线输出，其中以关于所述线缓冲器对称的方式，将所述正选择器布置在一侧，所述负选择器在另一 侧，所述正电压供应部分在所述一侧，而所述负电压供应部分在所述另一侧。
2.根据权利要求1所述的信号线驱动电路包括正电平偏移器，适合于改变来自所述线缓冲器的数字信号的电平并且向所述正选择器 提供所述数字信号；以及负电平偏移器，适合于改变来自所述线缓冲器的数字信号的电平并且向所述负选择器 提供所述数字信号；所述正电平偏移器被布置在所述一侧的所述线缓冲器的所述布置区域和所述正选择 器的所述布置区域之间；以及所述负电平偏移器被布置在所述另一侧的所述线缓冲器的所述布置区域和所述负选 择器的所述布置区域之间。
3.根据权利要求1所述的信号线驱动电路包括正缓冲器放大器，适合于放大从所述正选择器输出的信号；以及 负缓冲器放大器，适合于放大从所述负选择器输出的信号，其中 所述正缓冲器放大器被布置在所述一侧上的所述正选择器的与所述线缓冲器相对的 一侧的反向侧上，所述负缓冲器放大器被布置在所述另一侧上的所述负选择器的与所述线缓冲器相对 的一侧的反向侧上，所述输出选择器被布置在所述正缓冲器放大器的与所述正选择器相对的一侧的反向 侧上或者被布置在所述负缓冲器放大器的与所述负选择器相对的一侧的反向侧上，以及 所述正和负的缓冲器放大器的输出与所述输出选择器的输入相连接。
4.根据权利要求3所述的信号线驱动电路，其中 形成所述输出选择器以包括输出开关放大器，所述输出选择器被布置在所述一侧上的所述正选择器的与所述线缓冲器相对的一侧 的反向侧上或者被布置在所述另一侧上的所述负选择器的与所述线缓冲器相对的一侧的 反向侧上，以及所述正和负缓冲器放大器的输出与所述输出选择器的输入相连接。
5.根据权利要求1所述的信号线驱动电路，其中所述输出选择器被布置在所述一侧上的所述正选择器的与所述线缓冲器相对的一侧的反向侧上或者被布置在所述另一侧上的所述负选择器的与所述线缓冲器相对的一侧的 反向侧上，所述正和负选择器的输出与所述输出选择器的输入相连接，以及 与正和负信号关联的缓冲器放大器被布置在所述输出选择器的与所述正选择器相对 的一侧的反向侧上或者在所述输出选择器的与所述负选择器相对的一侧的反向侧上。
6.根据权利要求1所述的信号线驱动电路，其中 平行布置所述多个信号线驱动电路，以及形成在彼此相邻的多个列中的所述信号线驱动电路作为多通道单元。
7.根据权利要求6所述的信号线驱动电路，其中 平行布置所述多个多通道单元。
8.一种显示装置，包括具有以矩阵形式布置的显示单元的显示部分，所述显示单元通过反转极性来驱动；以及信号线驱动电路，响应于极性反转，每一个信号线驱动电路向与所述显示单元连接的 信号线的每一个提供正或负信号电压，其中 每个信号线驱动电路包括 正电压供应部分，适合于提供多个正电压； 负电压供应部分，适合于提供多个负电压； 线缓冲器，适合于向正侧和负侧分发输入数字信号；正选择器，适合于根据从所述线缓冲器之一提供的所述数字信号，从所述正电压供应 部分提供的多个电压电平中选择电压电平；负选择器，适合于根据从所述线缓冲器之一提供的所述数字信号，从所述负电压供应 部分提供的多个电压电平中选择电压电平；以及输出选择器，能够在所述正电平和负电平间切换由正和负选择器选择的电压以向信号 线输出，其中以关于所述线缓冲器对称的方式，将所述正选择器布置在一侧，所述负选择器在另一 侧，所述正电压供应部分在所述一侧，而所述负电压供应部分在所述另一侧。
9.根据权利要求8所述的显示装置，包括正电平偏移器，适合于改变来自所述线缓冲器的数字信号的电平并且向所述正选择器 提供所述数字信号；以及负电平偏移器，适合于改变来自所述线缓冲器的数字信号的电平并且向所述负选择器 提供所述数字信号；其中所述正电平偏移器被布置在所述一侧的所述线缓冲器的所述布置区域和所述正选择 器的所述布置区域之间，以及所述负电平偏移器被布置在所述另一侧的所述线缓冲器的所述布置区域和所述负选 择器的所述布置区域之间。
10.根据权利要求8所述的显示装置包括正缓冲器放大器，适合于放大从所述正选择器输出的信号；以及 负缓冲器放大器，适合于放大从所述负选择器输出的信号，其中所述正缓冲器放大器被布置在所述一侧上的所述正选择器的与所述线缓冲器相对的 一侧的反向侧上，所述负缓冲器放大器被布置在所述另一侧上的所述负选择器的与所述线缓冲器相对 的一侧的反向侧上，所述输出选择器被布置在所述正缓冲器放大器的与所述正选择器相对的一侧的反向 侧上或者被布置在所述负缓冲器放大器的与所述负选择器相对的一侧的反向侧上，以及 所述正和负的缓冲器放大器的输出与所述输出选择器的输入相连接。
11.根据权利要求10所述的显示装置，其中 形成所述输出选择器以包括输出开关放大器，所述输出选择器被布置在所述一侧上的所述正选择器的与所述线缓冲器相对的一侧 的反向侧上或者被布置在所述另一侧上的所述负选择器的与所述线缓冲器相对的一侧的 反向侧上，以及所述正和负缓冲器放大器的输出与所述输出选择器的输入相连接。
12.根据权利要求8所述的显示装置，其中所述输出选择器被布置在所述一侧上的所述正选择器的与所述线缓冲器相对的一侧 的反向侧上或者被布置在所述另一侧上的所述负选择器的与所述线缓冲器相对的一侧的 反向侧上，所述正和负选择器的输出与所述输出选择器的输入相连接。与正和负信号关联的缓冲器放大器被布置在所述输出选择器的与所述正选择器相对 的一侧的反向侧上或者在所述输出选择器的与所述负选择器相对的一侧的反向侧上。
13.根据权利要求8所述的显示装置，其中 平行布置所述多个信号线驱动电路，以及形成在彼此相邻的多个列中的所述信号线驱动电路作为多通道单元。
14.根据权利要求13所述的显示装置，其中 平行布置所述多个多通道单元。
15.一种具有显示装置的电子设备，所述显示装置包括具有以矩阵形式布置的显示单元的显示部分，所述显示单元通过反转极性来驱动；以及信号线驱动电路，响应于极性反转，每一个信号线驱动电路向与所述显示单元连接的 信号线的每一个提供正或负信号电压，其中 每个信号线驱动电路包括 正电压供应部分，适合于提供多个正电压； 负电压供应部分，适合于提供多个负电压； 线缓冲器，适合于向正侧和负侧分发输入数字信号；正选择器，适合于根据从所述线缓冲器之一提供的所述数字信号，从所述正电压供应 部分提供的多个电压电平中选择电压电平；负选择器，适合于根据从所述线缓冲器之一提供的所述数字信号，从所述负电压供应 部分提供的多个电压电平中选择电压电平；以及输出选择器，能够在所述正电平和负电平间切换由正和负选择器选择的电压以向信号线输出，以关于所述线缓冲器对称的方式，将所述正选择器布置在一侧，所述负选择器在另一 侧，所述正电压供应部分在所述一侧，而所述负电压供应部分在所述另一侧。
全文摘要
此处公开的是信号线驱动电路，包括正电压供应部分；负电压供应部分；线缓冲器；正选择器；负选择器和输出选择器，其中以关于所述线缓冲器对称的方式，正选择器被布置在一侧，负选择器在另一侧，正电压供应部分在一侧，负电压供应部分在另一侧。
文档编号G09G3/36GK102081912SQ20101055547
公开日2011年6月1日 申请日期2010年11月23日 优先权日2009年11月30日
发明者北村健, 吉冈雅树, 芹泽庆将 申请人:索尼公司