专利名称：显示装置的制作方法
技术领域：
本发明涉及在显示装置中的亮度不规则的校正。
背景技术：
图1示出用于基本有源有机EL显示装置的一个像素部分的电路(像素电路)的结构，图2示出显示面板的结构和输入信号数据信号通过下述方式被写到存储电容器C 将沿水平方向延伸的选通线(“选通”)设定为高电平以使η沟道选择TFT 2导通，并且在此状态下将具有与显示亮度对应的电压的数据信号(图像数据)设置在沿垂直方向延伸的数据线(“数据”)上。这样，P沟道驱动TFT 1的栅极被设定为与数据信号对应的电压，与数据信号对应的驱动电流被提供给有机EL元件，从而有机EL元件发光。在图2中，像素数据、水平同步信号(HD)、像素时钟以及其他驱动信号被提供给源极驱动器。像素数据信号与像素时钟同步地被发送至源极驱动器，一旦一条水平行的像素已被获取，该像素数据信号就被保持在内部锁存电路中，并且同时经历D/A变换以提供给对应列的数据线(“Data”)。另外，水平同步信号(HD)、其他驱动信号和垂直同步信号(VD) 被提供给选通驱动器。选通驱动器执行控制以依次接通沿每一行水平布置的选通线(“选通”)，使得图像数据被提供给对应行的像素。图1的像素电路设置在以矩阵形状布置的像素部分中。另外，电源线PVDD沿着像素列布置在垂直方向上，并且CV连接到电源CV，有机 EL元件的阳极对于所有像素是共同的。根据此类型结构，数据以水平行为单位被依次写到每一像素，并在每一像素处根据所写数据进行显示，以执行面板的图像显示。这里，有机EL元件的发光量与电流基本上成比例。通常，电压(Vth)被提供至驱动TFT的栅极与PVdd之间，使得与像素的黑电平的电流接近的漏极电流开始流过。另外， 图像信号的幅度是提供与白电平接近的规定亮度的幅度。图3示出有机EL元件中流过的电流“CV电流”(对应于亮度)与驱动TFT的输入信号电压(数据线“数据”的电压)之间的关系。可通过下述方式来执行用于有机EL元件的适当的灰度级控制确定数据信号使得Vb被提供作为黑电平电压并且Vw被提供作为白电平电压。具体地讲，在特定信号电压下驱动像素时的亮度根据驱动TFT的阈值电压(Vth) 而不同，与PVdd(电源电压)-Vth(阈值电压)接近的输入电压对应于显示黑时的信号电压。另外，TFT的V-I曲线的斜率(μ)以类似方式变化，并且在这种情况下，如图4所示， 用于输出相同亮度的输入幅度(Vp-p)也不同。如果面板内部的TFT的Vth和μ存在变化，则通常将存在亮度的不一致。出于校正这些亮度不一致的目的，测量以多个信号电平点亮每一像素时流过的面板电流，以获得关于各个TFT的V-I曲线。图5示出了校正数据计算方法。首先，通过测量关于多个像素的电压-电流特性来获得面板的标准像素的V-I特性曲线。假设该曲线由诸如Id = f(a(VgS-b))的等式表示，并且函数f(x)是确定的。关于面板的所有像素的特性由该f(x)表示，并且如果假设特性变化是由于系数a与系数b之间的差异引起的，则可通过测量与两个或更多个输入电压电平对应的像素电流来获得关于每一像素的a和b。当像素P的V-I特性由Id = f(a' (Vgs-b'))表示时，通过下述方式进行校正 首先利用先前获得的平均像素的a和b以k作为D/A变换系数来获得偏移=k(b' -ab/ a')和增益=a/a'，然后将图像数据乘以所获得的增益并将相乘结果与偏移相加。在进行此类型处理的情况下，如图6所示，首先在γ查找表(LUT)中进行γ校正， 以便比较图像数据(R信号、G信号和B信号)的像素数据与像素电流之间的关系，并且获得经Y校正的图像数据。接下来，在校正计算部12中将γ校正之后的图像数据乘以校正增益，并通过与校正偏移相加来校正不规则。已校正了不规则的图像数据(R，G，B)被提供给显示面板14，图像数据在该显示面板处被显示。这里，用于每一像素的校正增益和校正偏移被存储在存储部如RAM中，与图像数据同步地被读出，并用于图像数据的校正。现有技术参考文献专利公布专利文献1 JP No. 3887826B专利文献2 JP No. 2004-264793A专利文献3 JP No. 2005-284172A专利文献4 JP No. 2007-86678A这里，如果考虑驱动VGA尺寸的面板的情况，从存储校正数据的RAM读取的数据速率可如下计算。首先，计算待显示的图像的总点数总点数=长度X宽度XRGB = 480X640X3 =921, 600。因此，如果屏幕按照60Hz更新，则有必要在一帧(或1/60秒)内传输用于921，600 点的校正数据。因此，校正数据的数据速率变为921,600X60 = 55, 296, 999 = 55.296MHz 或更大。如果校正偏移和校正增益值分别为8位，则在使用16位宽的RAM的情况下，必须以55. 296MHz或更高的读取速率读出数据。另外，对于分辨率更高的显示器，将需要更快的读取速率。考虑到成本和电路简化，可取的是与像素数据同步地直接从诸如闪存这样的非易失性存储器读出数据，就这一点，目前标准闪存的读取速率无法满足上述需要，难以省略 RAM。为了降低读取速率，必须增加位宽等，这会影响成本和基底面积等。从浪费的辐射问题和功耗角度来看，还可取的是降低存储器读取频率。在专利文献4中，实现了从具有高速串行接口的闪存的直接数据读取。
发明内容
本发明的特征在于一种具有不一致校正功能的显示装置，该不一致校正功能存储用于校正每一像素的亮度变化的校正数据，并在显示时利用输入信号和存储的校正数据执行计算，并执行亮度不一致的校正。
本发明还优选地针对多个帧仅执行一次关于每一像素的校正计算。还优选的是针对每一帧改变作为校正对象的像素的位置。还优选的是将显示区域分成η (其中η为2或更大的整数)个像素单位的小区域， 以针对每一帧校正每一小区域内的n/m个像素(其中m为2或更大的整数)，并以m帧来校
正显示像素。还优选的是将显示区域分成η (其中η为2或更大的整数)个单位像素的小区域， 并且设置存储器，该存储器用于分别存储针对小区域的η个像素的校正值的平均值Αν、以及用于小区域内的每一像素的校正值1，并且具有利用平均值Av执行每一像素的校正计算的帧、以及利用校正值y执行每一像素的校正计算的帧。还优选的是将显示区域分成η (其中η为2或更大的整数)个单位像素的小区域， 并且设置存储器，该存储器用于分别存储针对小区域的η个像素的校正值的平均值Αν、从用于η个像素的校正值的平均值Av和用于小区域内的每一像素的校正值y的计算导出的 ζ,并且具有利用平均值Av执行每一像素的校正计算的帧、以及利用从平均值Av和ζ的计算的逆计算导出的校正值y执行每一像素的校正计算的帧。还优选的是小区域具有水平扫描行上的多个像素。本发明的效果根据本发明，针对每一帧改变校正方式。结果，以多个帧来完成校正，并且可降低校正数据的读取频率。
图1是示出像素电路的结构的图。图2是示出显示面板的结构的图。图3是示出数据电压与驱动电流之间的关系的图。图4是示出驱动晶体管的驱动电流差异的图。图5是示出像素的V-I特性的图。图6是示出用于校正图像数据的结构的图。图7是示出进行校正的像素的一个示例的图。图8是示出进行校正的像素的另一个示例的图。图9是示出实施方式的结构的框图。图9是示出另一实施方式的结构的框图。图11是用于描述小区域的图。图12是用于描述小区域的校正的图。图13是示出又一实施方式的结构的框图。图14是示出双缓存32-1的结构的图。图15是示出双缓存32-2的结构的图。图16是示出每一部分的信号状态的时序图。
具体实施例方式下面将基于附图描述本发明的实施方式。作为最简单的示例，对于每一帧并非针对所有像素进行图像数 据的校正，相反，像素被分成多(m)组，对于每一帧，依次针对每一组进行校正。在这种情况下，校正值被确定为使得每一像素的m帧的平均亮度变为目标亮度。例如，在显示在整个面板上具有固定亮度水平的图像的情况下，各个像素的亮度在m帧内仅变化一次，但是当m较小时，或者仅存在轻微的亮度不一致时，对于人眼而言，每一帧的亮度变化是感觉不到的，看起来是均勻的。具体地讲，当m较小时，可将存储器读取速度降低至1/m，而在视觉呈现方面与在所有帧中进行校正的现有技术没有显著差别。图7和图8是示出在m分别为2和4的情况下，每一帧中校正的像素的位置(灰色)的图。如图所示，通过根据帧改变将要校正的像素的位置，难以看到闪烁。图9是示出当m = 3时显示装置的结构的框图。作为图像数据的R信号、G信号和B信号分别输入到γ查找表19(YLUT :10R、10G、10B)。该γ查找表10执行Y校正以使像素数据与像素电流成线性关系，并且利用Y查找表10获得经Y校正的图像数据。经该Y校正之后的图像数据被提供给校正计算部12(校正计算模块12R、12G和12Β)，在该校正计算部12处针对RGB图像数据分别进行校正计算，并且输出校正之后的RGB图像数据。在此实施方式中，随后针对四个像素内的仅一个像素进行此类型的校正，剩余三个像素的像素数据未经历校正计算而保持不变。然后，针对每一帧改变执行校正的像素，在四帧内完成对所有像素的校正。这样，通过作为结果的间歇处理，利用包括数据锁存器16a和D/A变换器16b的源极驱动器16将校正了不一致的图像数据(R，G，B)提供给显示面板14，在该显示面板14处显示该图像数据。选通驱动器18连接至显示面板14，并且该选通驱动器18控制图像数据被提供给显示面板14的哪一行。显示面板14具有图2所示的结构，并且每一像素具有图1所示的结构。因此，每一像素的有机EL元件基于从D/A变换器16提供的模拟图像数据发射光，并在显示面板14 进行显示。这里，定时信号产生部20从像素时钟以及水平和垂直同步信号产生各种定时信号，并产生存储校正数据的RAM 22的地址。该RAM 22由能够高速读写的SDRAM或DRAM构造，并且当电源打开时，从外部非易失性存储器24等发送校正数据(增益、偏移)。闪存等被用作非易失性存储器24，并且从成本和尺寸角度来看，常使用串行输出类型。根据针对每一像素的图像数据，定时产生部20产生存储用于该像素的校正数据的地址，从RAM 22读取用于该像素的校正数据，并将该校正数据提供给校正计算部12。在此实施方式中，如上所述，在四帧内执行该校正计算一次。因此，与在每一帧内进行校正时相比，以1/4的频率从RAM 22进行读取。在m = 2的情况下，在两帧内仅读出校正数据和进行校正计算一次， 并且这可用类似结构来处理。接下来，描述校正计算部12中的校正计算。如果平均像素的特性系数为a和b，特定像素的特性系数为al和bl，则对于M = 2和4的情况，校正值分别如下。m = 2 的情况在两帧内校正特定像素一次的情况下，为了使平均亮度等于标准像素的亮度，优选的是将等式1中所包含的Vgs2输入至面板。这里，Vgsl为驱动晶体管的源极和漏极之间的未校正的电压，Vgs2为校正的电压。驱动晶体管的源极和漏极之间的未校正的电压Vgsl 对应于对象像素的图像数据，驱动晶体管的源极和漏极之间的校正的电压Vgs2对应于校正之后的图像数据。
等式 1 {f (al (VgSfb1)) +f (B1 (VgsZ-b》)} /2= f (B(Vgs^b)) 这里，在表示为f (χ) = Xc的情况下，等式1表达为等式2。等式2(VgSfb1) c+aic (Vgs2-ID1) c} = 2ac (Vgs2-ID1)c从该式导出等式3。等式3Vgs2 = {2ac (VgSfb) ^a10 (VgSfb1) c} l7Va^b1m = 4 的情况在四帧内校正特定像素一次的情况下，为了使平均亮度等于标准像素的亮度，优选的是将等式4中所包含的Vgs2输入至面板。等式4{3f (B1 (VgSfb1)) +f (B1 (Vgs2-I3l) )}/4 = f(a (vgsrb)这里，在表示为f (χ) = f的情况下，等式4表达为等式5。等式5{3aic (VgSfb1) c+aic (Vgs2-I3l)c} = 4ac (VgSfb)c从该式导出等式6。等式6Vgs2 = {4ac (VgSfb) c-3aic (VgSfb1)cWakb1通过根据这些等式每m帧校正图像数据，可减小亮度不一致。具体地讲，在此实施方式中，针对各个像素，每m帧仅在校正计算部12中进行一次图像数据。因此，该校正对应于m帧的平均校正量为正常时的校正量。具体地讲，通过利用用于m帧的校正量在m帧内进行一次校正，按照m帧的平均值进行必要校正。例如，在一分钟显示60帧的情况下，通过在两帧内进行一次校正，人眼识别平均亮度，几乎不会感觉到闪烁。因此，根据此实施方式，校正发生的频率降低，获得充分的校正效果，同时可降低校正数据的读取速度。另一实施方式在上述等式中，系数c通常具有介于2和3之间的值，实现等式3至3的硬件非常复杂。因此，可通过使校正值相对小，并利用通过计算直到已如下泰勒展开的等式的一阶项而获得的近似校正系数，来简化电路。当不均勻程度不是非常大时，即使用此类型的粗略近似，也可显著改善不一致。m = 2 的情况Vgs2 = {2a (VgSl-b)-B1(VgSfb1) Va^b1= Vgs1 (2a-a!) /a「s (ab-a^) Za1在这种情况下，通过图10的电路结构，优选利用下式进行校正等式7偏移=2 (Bb-B^1) /B1
以及等式8增益=l+2(a/ai-l)m = 4 的情况Vgs2 = {4a (Vgs1-I^a1 (Vgs1Ho1) Va^b1= Vgs1 {4a+3aJ /a「4 (ab-a^) Za1在这种情况下，通过图10的电路结构，优选利用下式进行校正等式9偏移=4 (Bb-B^1) /B1以及等式10增益=l+2(a/ai-l)通常，偏移和增益通过下式获得等式11偏移=m (Bb-B^1) /B1等式12增益=l+m(a/ai-l)图10示出当m = 4时从闪存30直接读取校正数据的情况的框图。这样，根据来自定时产生电路28的地址信号和定时信号(fc/4，即像素时钟fc的 1/4频率)，从闪存30输出每一像素的校正数据。校正计算部12由校正增益产生电路12a、 校正偏移产生电路12b、乘法器12c和加法器12d构成，在校正增益产生电路12a中计算增益，并且在校正偏移产生电路12b中计算偏移。然后，通过在乘法器12c中乘以增益，并在加法器12d中与偏移相加，对来自查找表的数据进行校正。如果m的值较大，则校正的帧与未校正的帧之间的亮度差异变得较大，可觉察到闪烁。特别是，如果存在在较宽范围的显示区域上轻微改变的亮度不一致，则在屏幕内的某些部分处，必须插入亮度与屏幕整体的平均亮度非常不同的帧，并且因此闪烁非常明显。为了改善这一问题，进行计算处理以使得无论在屏幕上的哪一位置，每一帧的亮度变化的差异尽可能小。将通过示例描述上述m = 4的情况。如图11所示，显示区域被分成例如4X4个像素的小区域。用于这些小区域的校正值的平均值作为Av(p，q)被存储在存储器中。这里，P和q表示小区域的位置。另外，获得用于该小区域内的像素的校正值y(i，j)，并将其类似地存储在存储器中。基本上，对于偏移和增益，它们如下单独计算。等式13y_offset(i, j) = offset (i，j)+3 {offset (i, j)-Av_offset (ρ, q)}等式14y_gain (i, j) = gain (i, j)+3 {gain (i, j)-Av_offset (p_q)}这里，y_offset(I, j)和Av_offset (p，q)分别为与具有坐标(i，j)的像素的偏移有关的校正值y、以及小区域的校正值的平均值Av，而gain (ij)和Av_gain(p，q)分别为与具有坐标(i，j)的像素的增益有关的校正值y、以及小区域的校正值的平均值Αν。offset (i，j)和gain(i, j)分别等于等式9和等式10中针对具有坐标(i，j)的像素获得的偏移和增益。如图12 所示，在帧 1 中，y(i，j)、y(i+2，j)、y(i，j+2)和 y(i+2，j+2)用作校正值， 在帧 2 中，y(i+l，j)、y(i+3，j)、y(i+2，j+2)和 y(i+3，j+2)用作校正值，在帧 3 中，y(i, j+1)、y (i+2，j+1)、y (I，j+3)和 y (i2，j+3)用作校正值，并且在帧 4 中，y (i+1，j+1)、y (i+2， j+l)、y(i+l，j+3)和y(i+3，j+3)用作校正值。在每一帧中，Av(p，q)用在另外的像素中。
具体地讲，用每一小区域的平均值的校正数据每一帧地校正横跨显示屏幕上的较宽范围的亮度不一致。这意味每四帧仅校正小区域内的像素之间的亮度不一致。在这种情况下，如果像素总数为N，则通过存储Av (p，q)，待存储的校正数据项的数量增加N/16，但是增加的程度与原始数据量相比可忽略不计。图13是其结构示例。闪存30-1存储用于每一像素的校正数据y(i，j)，并且闪存 30-2存储用于小区域的平均校正数据Av(p. q)。然后，经由校正值产生模块12e将来自闪存30-1和30-2的校正数据提供给校正计算部12R、12G和12B。按照fc/4的时钟频率将校正数据y(i，j)从闪存30-1读入图14所示的双缓存 32-1中，同时按照fc/2的时钟频率将校正值y(i，j)从双缓存32-1发送至校正值产生模块12e。另外，按照fc/16的时钟频率将用于小区域的平均校正数据Av (p，q)从闪存30_21 读入图15所示的双缓存32-2中，同时按照fC//2的时钟频率将校正值Av (p，q)从双缓存 32-2发送至校正值产生模块12e。在校正值产生模块12e中，沿着水平扫描行将y (i，j)和 Av (p，q)交替发送至校正计算模块12R、12G、12B。图16示出当显示帧1的第一行时，图13 中的点3至6的数据时序关系。在显示从水平行j的起始像素到水平行(j+Ι)的最后像素的两个水平扫描周期中，按照fc/4的时钟频率将用于水平行(j+2)的校正数据y(i，j)从闪存30-1读取到双缓存32-1内部的缓存B12。这对应于如图16中的d所示的线，并且对于此示例，j = 1，因此在第一和第二行的两个水平扫描周期中，每隔一个地依次读出用于第三行像素的校正数据 y (1，3)、y (3，3)、t (5，3)、y (7，3)、...，并将其写到缓存 B12。另一方面，在显示水平行(j-2)和(j-Ι)时写入的7(1，1)、7(3，1)、7(5，1)、7(7， l)、y(9，l)、...被写入到缓存B11，并且在显示水平行j和水平行(j+Ι)时，按照fc/2的时钟频率将存储在该缓存Bll中的校正值从y(l，l)开始依次从缓存Bll发送至校正值产生模块12e。此时，缓存Bll的数据仅在行j上使用，而不在行(j+Ι)上使用。在显示接下来的行(j+2)和(j+3)时，R/W信号转换，缓存Bll被写，缓存B12进入读取模式，并且同时SWll和SW12分别转换。类似地，从那时起，R/W信号每两个水平行转换一次，并且缓存Bll和B12的每一被重复地写入和读取。另一方面，在显示从水平行j的起始像素到水平行(j+3)的最后像素的四个水平扫描周期期间，将用于在水平行(j+4)至水平行(j+7)中所包含的小区域的平均校正数据， 即Av(l, q+l)、Av(2，q+1)、. . . Av (P，q+1)，按照fc/16的时钟频率从闪存30_2读取，并写入双缓存32-2内的缓存B22。在此示例中，q = 1，并且因此读取Av(1，1)、Av(2，1)、Av(3， 1)。P为水平方向上的小区域数量。另外，在显示水平行j至水平行(j+3)时，按照fc/4的时钟频率将已经写入缓存 B21中的从Av(l，q)开始的Av(P，q)的数据发送至校正值产生模块12e。具体地讲，在整个四行中重复地使用缓存B21的数据。当显示接下来的从(j+4)到行(j+7)时，R/W信号转换，缓存B21被写，而缓存B22进入读取模式，并且同时SW21和SW22分别转换。类似地，从那时起，R/W信号每四个水平行改变一次，每一缓存B21和B22被重复地写入和读取。 在此示例中，使用了两个闪存，但是也可将Av和y存储在一个闪存中，从而减少存储器的数量。在这种情况下，如果存储器的位宽保持相同，则有必要根据数据量的增加提高读取时钟频率。通过上述示例，每读取y四次需要读取Av—次，这意味着读取时钟频率最少变为fc/16。本文描述的小区域可为每一水平行，或水平行上的多个像素。在这种情况下，优点在于不需要行缓存，并且可简化电路。还优选的是，将显示区域分成η (η为2或更大的整数)个单位像素的小区域，并提供存储器以用于分别存储用于这η个像素的校正数据的平均值Αν、从用于这η个像素的校正数据的平均值Av和用于小区域内的每一像素的校正值y的计算导出的ζ。例如，通过在平均值Av和用于每一像素数据的校正值y之间制造差，即，用于每一像素的z，则要保存的数据量可减少。因此，对于读出的z，可通过利用Av执行逆计算(例如加法)来计算用于每一像素的y并用于校正。
权利要求
1.一种显示装置，该显示装置设置有不一致校正功能，所述不一致校正功能存储用于校正每一像素的亮度变化的校正数据，并在显示时利用输入信号和存储的校正数据执行计算，以进行亮度不一致校正，其中关于每一像素的校正计算针对每一帧被改变。
2.根据权利要求1所述的显示装置，其中关于每一像素的校正计算针对多个帧被进行一次。
3.根据权利要求1或权利要求2所述的显示装置，其中作为校正对象的像素的位置针对每一帧变化。
4.根据权利要求1所述的显示装置，其中显示区域被分成η (其中η为2或更大的整数)个像素单位的小区域，针对每一个帧校正在每一小区域内的n/m个像素(其中m为2或更大的整数)，并且以m帧来校正显示像ο
5.根据权利要求1所述的显示装置，其中显示区域被分成η (其中η为2或更大的整数)个单位像素的小区域，并且设置有存储器，所述存储器用于存储针对所述小区域的η个像素的校正值的平均值Αν、以及针对所述小区域内的每一像素的校正值y，并且存在利用Av进行每一像素的校正计算的帧、以及利用校正值y进行每一像素的校正计算的帧。
6.根据权利要求1所述的显示装置，其中显示区域被分成η (其中η为2或更大的整数)个单位像素的小区域，并且设置有存储器，所述存储器用于存储针对所述小区域的η个像素的校正值的平均值Αν、从针对所述η个像素的校正值的平均值Av和针对所述小区域内的每一像素的校正值y的计算导出的z，并且存在利用所述平均值Av执行每一像素的校正计算的帧、以及利用从所述平均值Av和ζ 的计算的逆计算导出的校正值y执行每一像素的校正计算的帧。
7.根据权利要求5或权利要求6所述的显示装置，其中，所述小区域为水平扫描行上的多个像素。
全文摘要
从用于存储显示不规则校正数据的存储器的读取速率被降低。在显示时，利用输入信号和在RAM(22)中的校正数据在校正计算部(12)中执行计算，并且执行亮度不一致校正。每一帧地改变在校正计算部(12)中执行校正计算的方式。
文档编号G09G5/10GK102414739SQ201080017711
公开日2012年4月11日 申请日期2010年4月22日 优先权日2009年4月23日
发明者小野村高一, 水越诚一, 河野诚 申请人:全球Oled科技有限责任公司