液晶显示器的制作方法

专利名称：液晶显示器的制作方法
技术领域：
本文涉及液晶显示器。
背景技术：
本申请要求2010年10月25日提交的韩国专利申请NO. 10-2010-0103921的优先权，在此通过引用并入其全部内容，如同全面在此阐述一样。有源矩阵驱动型液晶显示器通过使用薄膜晶体管(此后称为“TFT” )作为开关元件来显示运动图像。液晶显示器与阴极射线管(CRT)相比尺寸小，因此在电视以及移动信息装置、办公设备、计算机等的显示器领域迅速替代了阴极射线管(CRT)。液晶显示器包括液晶显示面板、向液晶显示面板上照射光的背光单元、向液晶显示面板的数据线提供数据电压的源驱动集成电路(IC)、向液晶显示面板的选通线(或扫描线)提供选通脉冲(或者扫描脉冲)的选通驱动IC、控制上述IC的控制电路和用于驱动背光单元的光源的光源驱动电路等。随着源驱动IC输出相对高的模拟电压，源驱动IC的功率消耗和发热高。源驱动 IC需要用于减少功率消耗和发热的措施。然而，源驱动IC的操作定时应该与选通驱动IC 的操作定时同步，并且用于控制驱动IC的控制信号的延迟量根据驱动IC的位置而改变，由此难以实现可减少所有源驱动IC的功率消耗和发热的最佳设计。

发明内容
本文的一个方面是提供一种可以优化驱动液晶显示面板的全部源驱动IC的功率消耗和温度的液晶显示装置。在一个方面，液晶显示器包括液晶显示面板，其具有彼此交叉的数据线和选通线和按照数据线和选通线的交叉结构排列的液晶单元的阵列；第一选通驱动电路，其响应于选通输出使能信号，向位于液晶显示面板的屏面的第一部分和第二部分中的选通线顺序提供选通脉冲；第二选通驱动电路，其响应于所述选通输出使能信号，向位于液晶显示面板的屏面的第三部分和第四部分中的选通线顺序提供选通脉冲；第一数据驱动电路，其响应于第一源输出使能信号，向位于液晶显示面板的屏面的第一部分和第三部分中的数据线提供数据电压；第二数据驱动电路，其响应于第二源输出使能信号，向位于液晶显示面板的屏面的第二部分和第四部分中的数据线提供数据电压；以及定时控制器，其生成选通输出使能信号、第一源输出使能信号以及第二源输出使能信号，以控制选通驱动电路的选通脉冲输出定时和第一数据驱动电路和第二数据驱动电路的数据电压输出定时和电荷共享定时。第二部分在水平方向上与第一部分分开。第三部分在垂直方向上与第一部分分开。第四部分在水平方向上与第三部分分开。第一源输出使能信号控制第一数据驱动电路的数据输出定时和电荷共享定时。第二源输出使能信号以不同于第一数据驱动电路的方式，控制第二数据驱动电路的数据输出定时和电荷共享定时。
第二源输出使能信号的上升沿定时比第一源输出使能信号的上升沿定时快。第一源输出使能信号包括第一脉冲和第二脉冲，第二脉冲的宽度小于第一脉冲的宽度。第一数据驱动电路响应于第一源输出使能信号的第一脉冲，共享位于第一部分中的数据线的电荷，并且在第一脉冲后的低逻辑周期期间，向位于第一部分中的数据线输出数据电压。第一数据驱动电路响应于第一源输出使能信号的第二脉冲，共享位于第三部分中的数据线的电荷，并且在第二脉冲后的低逻辑周期期间，向位于第三部分中的数据线输出数据电压。第二源输出使能信号包括具有比第一源输出使能信号的第一脉冲更快的上升沿定时并且与第一源输出使能信号的第一脉冲相交叠的第一脉冲，以及具有比第一源输出使能信号的第二脉冲更快的上升沿定时并且与第一源输出使能信号的第二脉冲相交叠的第二脉冲。第二数据驱动电路响应于第二源输出使能信号的第一脉冲，共享位于第二部分中的数据线的电荷，并且在所述第二源输出使能信号的第一脉冲后的低逻辑周期期间，向位于第二部分中的数据线输出数据电压。第二数据驱动电路响应于第二源输出使能信号的第二脉冲，共享位于第四部分中的数据线的电荷，并且在所述第二源输出使能信号的第二脉冲后的低逻辑周期期间，向位于第四部分中的数据线输出数据电压。第二源输出使能信号的第二脉冲的脉冲宽度小于第二源输出使能信号的第一脉冲的脉冲宽度。选通输出使能信号包括具有相同脉冲宽度和不同脉冲周期的第一脉冲和第二脉冲。第二脉冲的脉冲周期比第一脉冲的脉冲周期短。第一选通驱动电路在选通输出使能信号的第一脉冲后的低逻辑周期期间，向位于第一部分和第二部分中的选通线输出选通脉冲。第二选通驱动电路在选通输出使能信号的第二脉冲后的低逻辑周期期间，向位于第三部分和第四部分中的选通线输出选通脉冲。在示例实施方式的描述中，第一部分可以视为部分A(图1)，第二部分可视为部分 B(图1)，第三部分可视为部分C(图1)，并且第四部分可视为部分D(图1)。在示例性实施方式的描述中，第一源输出使能信号可以视为第一源输出使能信号(图9A-图9D和图10的用于SDICl的S0E)，并且第二源输出使能信号可以视为第四源输出使能信号(图9A-图9D 和图10的用于SDIC4的S0E)。在示例性实施方式的描述中，第一数据驱动电路可视为第一源驱动IC (图1的SDIC1)，而第二数据驱动电路可视为第四源驱动IC (图1的SDIC4)。在示例性实施方式的描述中，第一选通驱动电路可视为第一选通驱动IC (图1的GDIC1)，而第二选通驱动电路可视为第四选通驱动IC (图1的⑶IC4)。


参照下面的附图详细描述本文的实施，附图中相同的参考标号指相同的元件。图1是示出了根据本发明的示例性实施方式的液晶显示器的图2是示出图1所示的液晶显示面板的像素的等效图；图3是详细示出了图1所示的源驱动IC的图；图4是详细示出了图1所示的选通驱动IC的图；图5A到5D是示出了控制用于驱动图1所示的屏面部分A、B、C以及D的源驱动 IC和选通驱动IC的输出定时的源输出使能信号和选通输出使能信号的波形图；图6是详细示出了图3所示的电荷共享电路的图；图7是示出源输出使能信号和电荷共享操作定时的定时图；图8是示出源驱动IC的温度随着电荷共享时间的变化而变化的试验结果图；图9A到9D是示出本发明的用于控制用于驱动图1所示的屏面部分A、B、C以及D 的源驱动IC和选通驱动IC的输出定时的源输出使能信号和选通输出使能信号的波形图；图10是示出经过本发明的定时控制器调整的源输出使能信号和选通输出使能信号的波形图；图11是示出了根据本发明的另一个示例性实施方式的液晶显示器的图；以及图12是详细示出了图11所示的电平转换器LS的电路图。
具体实施例方式下面将参照附图来详细地描述本发明的示例性实施方式。说明书通篇采用相同的参考标记来指示实质相同的部件。此外，在下文的描述中，将不详细描述与本发明相关的已知功能或者构造，以免在不必要的细节上对本发明造成混淆。参照图1和图2，根据本发明的示例性实施方式的液晶显示器包括具有像素阵列的液晶显示面板10、用于向液晶显示面板10的数据线DL提供数据电压的数据驱动电路、用于向液晶显示面板10的选通线GL顺序提供选通脉冲(或者扫描脉冲)的选通驱动电路、 以及用于控制数据驱动电路和选通驱动电路的操作定时的定时控制器TCON等。用于向液晶显示面板均勻照射光线的背光单元可设置在液晶显示面板10的下方。液晶显示面板10包括TFT (薄膜晶体管)阵列基板和滤色器阵列基板，TFT阵列基板和滤色器阵列基板彼此相对且中间夹有液晶层。TFT阵列基板包括数据线DL、与数据线 DL交叉的选通线GL、以及形成在由数据线DL与选通线GL所限定的像素区内的像素。每个像素包括R、G以及B子像素，并且每个子像素包括形成在数据线DL与选通线GL的交叉处的TFT、连接到TFT的液晶单元Clc、连接到液晶单元Clc的像素电极的存储电容器Cst等。 在滤色器阵列基板上形成有黑底、滤色器以及公共电极。在全部像素中形成的公共电极电连接在一起，并且公共电压Vcom被施加至公共电极。在垂直电场驱动方式(诸如扭曲向列 (TN)模式或者垂直对准(VA)模式)中，公共电极形成在上玻璃基板上。另一方面，在水平电场驱动方式(诸如面内切换(IPS)模式或者边缘场切换(FFS)模式)中，公共电极与像素电极一起形成在下玻璃基板上。偏振器分别附接到TFT阵列基板和滤色器阵列基板，并且在偏振器上形成有用于设置液晶的预倾角的取向膜。除了 TN模式、VA模式、IPS模式以及FFS模式之外，液晶显示面板10可按照任何液晶模式来实施。本发明的液晶显示器可以按照任何形式来实施，包括透射式液晶显示器、半透射式液晶显示器以及反射式液晶显示器。透射式液晶显示器和半透射式液晶显示器需要背光单元。背光单元可以实现为直下式背光单元或者边缘式背光单元。
数据驱动电路包括多个源驱动IC SDICl到SDIC4。选通驱动电路包括多个选通驱动 IC GDICl 到 GDIC4。定时控制器TCON安装在控制印制电路板CPCB上。定时控制器TCON经由接口从外部主机系统接收数字视频数据RGB，接口是诸如LVDS (低压差分信令)接口和TMDS (最小化传输差分信令)接口。定时控制器TCON将从主计算机接收到的数字视频数据RGB发送给源驱动IC SDICl到SDIC4。DC-DC转换器(未示出)可安装在控制印制电路板CPCB上。 DC-DC转换器生成要提供给液晶显示面板10的模拟驱动电压。驱动电压包括正/负伽马基准电压、公共电压Vcom、选通高电压VGH、选通低电压VGL等。控制印制电路板CPCB经由柔性扁平电缆(FFC)电连接到源印制电路板SPCB。定时控制器TCON经由LVDS或者TMDS接口接收电路，从主机系统接收定时信号， 诸如垂直同步信号Vsync、水平同步信号Hsync、数据使能信号DE、以及主时钟MCLK。定时控制器TCON参照来自主机系统的定时信号，生成定时控制信号，该定时控制信号用于控制源驱动IC SDICl到SDIC4和选通驱动IC⑶ICl到⑶IC4的操作定时。定时控制信号包括 用于控制选通驱动IC GDICl到GDIC4的操作定时的选通定时控制信号、和用于控制源驱动 IC SDICl到SDIC4的操作定时以及数据电压的极性的数据定时控制信号。选通定时控制信号包括选通起始脉冲GSP、选通移位时钟GSC、闪烁控制信号 FLK、选通输出使能信号GOE等。选通起始脉冲GSP控制输入到第一选通驱动ICGDIC1并从第一选通驱动IC⑶ICl输出的第一选通脉冲的输出定时。选通移位时钟GSC控制选通起始脉冲GSP的移位定时。闪烁控制信号FLK控制调制定时，该调制定时用于在选通脉冲的下降沿，将选通高电压调制为低电压以减少闪烁。选通输出使能信号GOE控制选通驱动 IC⑶ICl到⑶IC4的输出定时。经由形成在控制印刷电路板CPCB上的选通定时控制信号总线、FFC、形成在源印刷电路板SPCB上的选通定时控制信号总线、形成在源驱动IC SDICl 到SDIC4中的至少一个的TCP上的选通定时控制信号总线、以及形成在液晶显示面板10的 TFT阵列基板上的LOG (Line On Glass)线，将选通定时控制信号发送至选通驱动IC⑶ICl 到 GDIC4。数据定时控制信号包括源起始脉冲SSP、源采样时钟SSC、极性控制信号POL、源输出使能信号SOE等。源起始脉冲SSP控制源驱动IC SDICl到SDIC4的移位起始定时。源采样时钟SSC控制源驱动IC SDICl到SDIC4中的数据的采样定时。极性控制信号POL控制从源驱动IC SDICl到SDIC4输出的数据电压的极性。源输出使能信号SOE控制源驱动 IC SDICl到SDIC4的数据电压输出定时和电荷共享定时。如果定时控制器TCON与源驱动 IC SDICl到SDIC4之间的数据传输接口是微型LVDS接口，则可省略源起始脉冲SSP和源采样时钟SSC。数据定时控制信号被发送至源驱动IC SDICl到SDIC4。源驱动IC SDICl到SDIC4中的每一个接收来自定时控制器TCON的数字视频数据。 源驱动IC SDICl到SDIC4响应于来自定时控制器TCON的源定时控制信号，将数字视频数据转换为正/负模拟数据电压，并且将转换后的正/负模拟数据电压提供给液晶显示面板 10的数据线DL。源驱动IC SDICl到SDIC4中的每一个都可通过COG (玻璃上芯片)处理接合到液晶显示面板10的TFT阵列基板上。源驱动IC SDICl到SDIC4可安装到TCP(载带封装)上，并且可通过TAB (带式自动键合)处理与液晶显示面板10的TFT阵列基板相接合，且与源印制电路板SPCB相接合。
7
选通驱动IC⑶ICl到⑶IC4响应于来自定时控制器TCON的选通定时控制信号， 向液晶显示面板10的选通线GL顺序提供选通脉冲。选通脉冲在选通高电压VGH和选通低电压VGL之间摆动。选通高电压VGH被设置为比液晶显示面板10的TFT阵列处形成的 TFT的阈值电压高的电平；而选通低电压VGL被设置为比液晶显示面板10的TFT阵列处形成的TFT的阈值电压低的电平。因此，TFT阵列的TFT响应于来自选通线GL的选通脉冲而导通，以将来自数据线DL的数据电压提供给液晶单元Clc的像素电极。选通驱动IC⑶ICl 到⑶IC4可以安装到TCP上，并且通过TAB处理与液晶显示面板10的TFT阵列基板相接合。 如图1所示，选通驱动电路可接合至液晶显示面板10的两侧边缘，以向选通线GL的两端同时施加选通脉冲，由此减少选通脉冲的延迟。另选的是，选通驱动电路可接合至液晶显示面板10的一侧边缘处，以向液晶显示面板10的该侧边缘施加选通脉冲。如图11和图12所示，选通驱动电路可以实施为通过GIP (面板内选通)处理与TFT阵列同时直接形成在TFT 基板上的GIP电路。图3是示出了源驱动IC SDICl到SDIC4的电路结构的图。参照图3，源驱动IC SDICl到SDIC4各驱动m条数据线Dl到Dm(m为自然数)，并且包括数据恢复单位21、移位寄存器22、第一锁存阵列23、第二锁存阵列M、数模转换器 (此后称为“DAC” ) 25、输出缓冲器沈和电荷共享电路27等等。数据恢复单元21对按照微型LVDS接口方式接收的数字视频数据RGBodd和 RGBeven进行恢复，以将数字视频数据RGBodd和RGBeven提供给第一锁存阵列23。移位寄存器22根据源采样时钟SSC对采样信号进行移位。当将超过第一锁存阵列23中的锁存操作数的数据提供给第一锁存阵列23时，移位寄存器22生成进位信号CAR。第一锁存阵列23响应于从移位寄存器22顺序接收的采样信号，对从数据恢复单元21串行接收的数字视频数据RGBodd和RGBeven进行采样和锁存，随后同时输出数字视频数据RGBodd和RGBeven，以将串行格式的数字视频数据转换成并行格式的数字视频数据。第二锁存阵列M对从第一锁存阵列23接收的数据进行锁存。随后，第二锁存阵列M 和其它源驱动IC的第二锁存阵列M同时输出所锁存的数字视频数据。DAC 25利用正伽马基准电压PGMA和负伽马基准电压NGMA，将从第二锁存阵列24 接收的数字视频数据转换成正模拟数据电压和负模拟数据电压。此外，DAC 25根据极性控制信号POL的逻辑值来交替地选择并输出正数据电压和负数据电压。输出缓冲器沈使得提供给数据线Dl到Dm的数据电压的信号衰减最小。电荷共享电路27在源输出使能信号SOE的低逻辑周期期间向数据线Dl到Dm提供正/负数据电压，并且在源输出使能信号SOE的高逻辑电平周期期间使得源驱动ICSDIC1到SDIC4的相邻数据输出通道短路，以向数据线Dl到Dm输出正/负数据电压的平均值。下面将讨论源驱动IC SDICl到SDIC4的排列和操作关系。第一源驱动IC SDICl 设置在屏面的左侧，并且第二到第四源驱动IC SDIC2到SDIC4按顺序设置在第一源驱动IC SDICl的右方。第一源驱动IC SDICl向设置在屏面左部分(包括A和C)的数据线提供数据电压，而第四源驱动IC SDIC4向设置在屏面中央(或者右)部分(包括B和D)的数据线提供数据电压。部分B在水平方向上与部分A分开，即远离部分A。部分C在垂直方向上与部分A分开，即远离部分A。部分D在水平方向上与部分C分开，即远离部分C，并且在垂直方向上与部分B分开，即远离部分B。第二和第三源驱动IC SDIC2和SDIC3向设置在A/C与B/D之间的数据线提供数据电压。第一源驱动IC SDICl响应于源起始脉冲SSP或者嵌在微型LVDS时钟内的复位时钟，对与数据输出通道的数量相对应的串行数据进行顺序采样，并且随后将第一进位信号 CAR发送到第二源驱动IC SDIC2。第二源驱动IC SDIC2响应于来自第一源驱动IC SDICl 的第一进位信号CAR，对与数据输出通道数量相对应的数据进行采样，并且随后将第二进位信号CAR发送到第三源驱动IC SDIC3。第三源驱动IC SDIC3响应于来自第二源驱动IC SDIC2的第二进位信号CAR，对与数据输出通道数量相对应的数据进行采样，并且随后将第三进位信号CAR发送到第四源驱动IC SDIC4。第四源驱动IC SDIC4响应于来自第三源驱动IC SDIC3的第三进位信号CAR，对与数据输出通道数量相对应的数据进行采样。这样，源驱动IC SDICl到SDIC4顺序地对串行输入数据进行采样和锁存，以将串行格式的数据转换为并行格式的数据，并且随后响应于源输出使能信号S0E，同时输出数据。图4是示出选通驱动IC⑶ICl到⑶IC4的电路结构的图。如图4所示，选通驱动IC各包括移位寄存器31、电平转换器34、以及连接在移位寄存器31与电平转换器34之间的多个“与”门32等等。移位寄存器31响应于选通移位时钟GSC，利用多个级联的D触发器(flip-flop) 对选通起始脉冲GSP进行顺序移位，并随后生成进位信号CAR。“与”门32各输出将移位寄存器31的输出信号与经过反相器33反相的选通输出使能信号GOE进行“与”运算的结果。电平转换器34将“与”门32的输出电压的摆幅宽度转换为选通高电压VGH与选通低电压VGL之间的摆幅宽度，并且向选通线Gl到顺序提供输出电压。电平转换器34 位于移位寄存器31前面。下面将讨论选通驱动IC GDICl到⑶IC4的排列和操作关系。第一选通驱动 ICGDICl设置在屏面的上端部，并且第二到第四选通驱动IC⑶IC2到⑶IC4顺序设置在第一选通驱动IC⑶ICl的下方。第一选通驱动IC⑶ICl地向设置在屏面上端部分(包括A 和B)的选通线提供选通脉冲，而第四选通驱动IC⑶IC4顺序地向设置在屏面的下端部分 (包括C和D)的选通线提供选通脉冲。第二选通驱动IC⑶IC2和第三选通驱动IC⑶IC3 顺序地向屏面上设置在A/B与C/D之间的选通线提供选通脉冲。第一选通驱动IC⑶ICl通过与选通移位时钟GSC的上升沿同步地对选通起始脉冲SSP进行移位，来顺序向选通线输出选通脉冲，并且随后输出第一进位信号CAR作为第二选通驱动IC⑶IC2的起始脉冲。第二选通驱动IC⑶IC2通过与选通移位时钟GSC的上升沿同步地对第一进位信号CAR进行移位，来顺序向选通线输出选通脉冲，并且随后输出第二进位信号CAR作为第三选通驱动IC⑶IC3的起始脉冲。第三选通驱动IC⑶IC3通过与选通移位时钟GSC的上升沿同步地对第二进位信号CAR进行移位，来顺序向选通线输出选通脉冲，并且随后输出第三进位信号CAR作为第四选通驱动IC⑶IC4的起始脉冲。第四选通驱动IC⑶IC4通过与选通移位时钟GSC的上升沿同步地对第三进位信号CAR进行移位， 来顺序向选通线输出选通脉冲。图5A到图5D是根据屏面上的位置示出源输出使能信号S0E、选通输出使能信号 G0E、源驱动IC SDICl到SDIC4的输出以及选通驱动IC⑶ICl到⑶IC4的输出的波形图。分别参照图5A到图5D，TA表示位于部分A内的液晶单元Clc的数据充电时间，TB 表示位于部分B内的液晶单元Clc的数据充电时间，TC表示位于部分C内的液晶单元Clc的数据充电时间，以及TD表示位于部分D内的液晶单元Clc的数据充电时间。来自源驱动IC SDICl到SDIC4的数据电压输出和来自选通驱动IC⑶ICl到⑶IC4 的选通脉冲输出被延迟RC延迟，该RC延迟是因数据线和选通线的线阻以及液晶显示面板 10的电容所引起的。因此，由于数据电压和选通脉冲的延迟时间根据液晶显示面板10上的像素位置而变化，所以液晶单元Clc的数据充电量也随像素位置而变化。例如，在图1的屏面部分A、B、C以及D之中，具有液晶单元Clc的最差数据充电特性的部分为部分C (参见图 5C)，其中，源驱动IC的输出延迟时间长而选通驱动IC的输出延迟时间短。另一方面，具有液晶单元Clc的最好数据充电特性的部分为部分B(参见图5B)，其中，源驱动IC的输出延迟时间短而选通驱动IC的输出延迟时间长。位于部分A和D中的液晶单元Clc的充电特性比位于部分C中的液晶单元Clc的充电特性好，而比位于部分B中的液晶单元Clc的充电特性差。针对液晶显示面板10上具有最差充电特性的部分，可以调整源驱动IC SDICl到 SDIC4的操作定时和选通驱动IC⑶ICl到⑶IC4的操作定时。例如，如果基于具有液晶单元Clc的最差充电特性的部分C确定源输出使能信号SOE和选通输出使能信号GOE的最佳定时并且将该最佳定时应用于屏面的全部区域，则无法对用于驱动除部分C之外的部分A、 B以及D的源驱动IC SDICl到SDIC4的功率消耗和温度进行优化。通过延长电荷共享定时能够改善源驱动IC SDICl到SDIC4的功率消耗和温度。图6是详细示出了图3所示的电荷共享电路的图。图7是示出了源输出使能信号和电荷共享操作定时的定时图。参照图6和图7，源驱动IC SDICl到SDIC4的电荷共享电路27包括串联连接在输出缓冲器BUF与数据输出通道之间的第一开关SW1，和连接在相邻数据输出通道之间的第二开关SW2。源驱动IC SDICl到SDIC4的数据输出通道一对一地连接到液晶显示面板 10的数据线Dl到D3，以从输出缓冲器BUF向数据线Dl到D3提供正/负数据电压。每个第一开关SWl在源输出使能信号SOE的低逻辑周期期间接通，以向数据线Dl 到D3提供数据电压。另一方面，第一开关SWl在源输出使能信号SOE的高逻辑电平周期期间断开，以连接输出缓冲器BUF与数据线Dl到D3之间的电流通路。因此，源驱动IC SDICl 到SDIC4在源输出使能信号SOE的低逻辑周期期间(或者脉冲关断周期)输出正/负数据电压。此时，生成与数据电压的摆幅宽度成正比的电流，由此导致功率消耗。每个第二开关SW2在源输出使能信号SOE的高逻辑电平周期期间接通，以连接相邻数据输出通道，并且使得数据线Dl到D3短路。相反极性的数据电压被提供给相邻数据线。因此，在源输出使能信号SOE的高逻辑电平周期(或者脉冲导通周期Wl)期间，由于正数据电压与负数据电压之间的电荷共享，数据线被控制为具有正数据电压和负数据电压的平均电压。由于在数据线的电荷共享时间期间，在源驱动ICSDIC1到SDIC4中几乎不生成电流，所以降低了源驱动IC SDICl到SDIC4的功率消耗。另一方面，第二开关SW2在源输出使能信号SOE的低逻辑周期期间断开，以使得相邻数据输出通道之间的电流通路断开连接。如从图6和图7可以看出，通过延长源输出使能信号SOE所确定的电荷共享时间， 可以减少源驱动IC SDICl到SDIC4的功率消耗。随着电荷共享时间变长，液晶单元的数据充电时间变短。因此，通过把液晶单元的数据充电时间考虑进来，来优化电荷共享时间。
源驱动IC SDICl到SDIC4之间的电荷共享对源驱动IC SDICl到SDIC4的温度以及源驱动IC SDICl到SDIC4的功率消耗具有显著影响。在电荷共享时间期间，在源驱动 IC SDICl到SDIC4中几乎不生成电流。因此，通过延长电荷共享时间，可以降低源驱动IC SDICl到SDIC4的温度。图8是示出了源驱动IC SDICl到SDIC4的温度随着电荷共享时间的变化而变化的试验结果图。如从图8所见，如果在没有任何电荷共享的情况下驱动源驱动ICSDIC1到 SDIC4，则它们产生的热量，使得温度超过90°C。相反，如果在执行电荷共享的情况下驱动源驱动IC SDICl到SDIC4，则它们产生的热量，使得温度低于90°C。电荷共享时间越长，即源输出使能信号SOE的脉冲宽度越宽，则源驱动ICSDIC1到SDIC4的温度越低。如上所讨论的，如果基于屏面的某些部分来设置源输出使能信号SOE和选通输出使能信号GOE并且将设置的定时应用于整个屏面，则无法对用于驱动屏面其它部分的源驱动IC SDICl到SDIC4的功率消耗和温度进行优化。如图9A到9D和图10所示，本发明的定时控制器TCON对源输出使能信号SOE和选通输出使能信号GOE进行调整，以便对所有源驱动IC SDICl到SDIC4的功率消耗和温度进行优化。图9A到9D是示出本发明的控制用于驱动图1所示的屏面部分A、B、C以及D的选通驱动IC⑶ICl到⑶IC4和源驱动IC SDICl到SDIC4的输出定时的源输出使能信号和选通输出使能信号的波形图。图10是示出由定时控制器TCON调整后的源输出使能信号和选通输出使能信号的波形图。参照图9A到9D以及图10，第一源驱动IC SDICl响应于用于SDICl的第一源输出使能信号S0E，向位于屏面的部分A和C的数据线输出数据电压，并且在数据线之间共享电荷。第四源驱动IC SDIC4响应于用于SDIC4的第四源输出使能信号S0E，向位于屏面的部分B和D的数据线输出数据电压，并且共享数据线的电荷。第二源驱动IC SDIC2和第三源驱动IC SDIC3响应于用于SDIC2的第二源输出使能信号SOE和用于SDIC3的第三源输出使能信号S0E，向位于屏面的部分A/C与B/D之间的部分中的数据线输出数据电压。第一选通驱动IC⑶ICl响应于选通输出使能信号G0E，向位于屏面的部分A和B 内的选通线顺序输出选通脉冲。第四选通驱动IC⑶IC4响应于选通输出使能信号G0E，向位于屏面的部分C和D内的选通线顺序输出选通脉冲。第二选通驱动ICGDIC2和第三选通驱动IC GDIC3响应于选通输出使能信号G0E，向位于屏面的部分A/B与C/D之间的部分中的选通线顺序输出选通脉冲。定时控制器TCON基于用于驱动屏面的部分C的源输出使能信号SOE和选通输出使能信号G0E，来调整选通输出使能信号GOE的周期和用于SDICl到SDIC4的第一到第四源输出使能信号SOE的周期以及脉冲宽度。用于SDICl的第一源输出使能信号SOE的脉冲Sll到S15的上升沿定时等于前一脉冲的上升沿定时。相对照的是，将用于SDICl的第一源输出使能信号SOE的脉冲Sll到 S14的至少一些脉冲的下降沿定时调整得较慢。用于SDICl的第一源输出使能信号SOE的第一脉冲Sll限定了提供给位于屏面的部分A内的数据线的数据电压的输出定时和这些数据线的电荷共享定时。第一脉冲Sll的下降沿定时可以比前一脉冲的下降沿进一步延迟近似3At。在这种情况下，第一脉冲Sll的脉冲宽度变得比前一脉冲的脉冲宽度宽3At(图 9A和图10的斜线部分)。
将用于SDICl的第一源输出使能信号SOE的第二脉冲S12的下降沿定时调整得比前一脉冲慢比第一脉冲Sll的调整宽度小的调整宽度。例如，第二脉冲S12的下降沿定时可以比前一脉冲的下降沿定时进一步延迟近似2At。在这种情况下，第二脉冲S12的脉冲宽度变得比前一脉冲的脉冲宽度宽2 Δ t (参见图9A和图10)。将用于SDICl的第一源输出使能信号SOE的第三脉冲S13的下降沿定时调整得比前一脉冲慢比第二脉冲S12的调整宽度小的调整宽度。例如，第三脉冲S13的下降沿定时可以比前一脉冲的下降沿定时进一步延迟近似At。在这种情况下，第三脉冲S13的脉冲宽度变得比前一脉冲的脉冲宽度宽At(参见图10)。用于SDICl的第一源输出使能信号SOE的第四脉冲S14限定了提供给位于屏面的部分C内的数据线的数据电压的输出定时和这些数据线的电荷共享定时。将第四脉冲S14 的下降沿调整比第三脉冲S13的调整宽度小的调整宽度。例如，第四脉冲S14的下降沿定时可以被设置为等于前一脉冲的下降沿定时。在这种情况下，第四脉冲S14的脉冲宽度等于前一脉冲的脉冲宽度(参见图9C和图10)。将用于SDIC2的第二源输出使能信号SOE的脉冲S21到S24中的至少一些脉冲的上升沿定时调整得比用于SDICl的第一源输出使能信号SOE的脉冲的上升沿定时更快。将用于SDIC2的第二源输出使能信号SOE的脉冲S21到S24的下降沿定时设置为等于用于 SDICl的第一源输出使能信号SOE的脉冲的下降沿定时。可将用于SDIC2的第二源输出使能信号SOE的第一脉冲S21的上升沿定时设置得比用于SDICl的第一源输出使能信号SOE 的第一脉冲Sll的上升沿定时快近似At。可将用于SDIC2的第二源输出使能信号SOE的第一脉冲S21的下降沿定时设置为等于用于SDICl的第一源输出使能信号SOE的第一脉冲 Sll的下降沿定时。在这种情况下，第一脉冲S21的脉冲宽度变得比用于SDICl的第一源输出使能信号SOE的第一脉冲Sll的脉冲宽度大At(参见图10)。可将用于SDIC2的第二源输出使能信号SOE的第二脉冲S22的上升沿定时设置得比用于SDICl的第一源输出使能信号SOE的第二脉冲S12的上升沿定时快近似At。可将用于SDIC2的第二源输出使能信号SOE的第二脉冲S22的下降沿定时设置为等于用于 SDICl的第一源输出使能信号SOE的第二脉冲S12的下降沿定时。在这种情况下，第二脉冲 S22的脉冲宽度变得比用于SDICl的第一源输出使能信号SOE的第二脉冲S12的脉冲宽度大At(参见图10)。可将用于SDIC2的第二源输出使能信号SOE的第三脉冲S23的上升沿定时设置得比用于SDICl的第一源输出使能信号SOE的第三脉冲S13的上升沿定时快近似At。可将用于SDIC2的第二源输出使能信号SOE的第三脉冲S23的下降沿定时设置为等于用于 SDICl的第一源输出使能信号SOE的第三脉冲S13的下降沿定时。在这种情况下，第三脉冲 S23的脉冲宽度变得比用于SDICl的第一源输出使能信号SOE的第三脉冲S13的脉冲宽度大At(参见图10)。可将用于SDIC2的第二源输出使能信号SOE的第四脉冲S24的上升沿定时设置得比用于SDICl的第一源输出使能信号SOE的第四脉冲S14的上升沿定时快近似At。可将用于SDIC2的第二源输出使能信号SOE的第四脉冲S24的下降沿定时设置为等于用于 SDICl的第一源输出使能信号SOE的第四脉冲S14的下降沿定时。在这种情况下，第四脉冲 S24的脉冲宽度变得比用于SDICl的第一源输出使能信号SOE的第四脉冲S14的脉冲宽度
12大At(参见图10)。将用于SDIC3的第三源输出使能信号SOE的脉冲S31到S34中的至少一些脉冲的上升沿定时调整得比用于SDIC2的第二源输出使能信号SOE的脉冲的上升沿定时更快。将用于SDIC3的第三源输出使能信号SOE的脉冲S31到S34的下降沿定时设置为等于用于 SDICl的第一源输出使能信号SOE和用于SDIC2的第二源输出使能信号SOE的脉冲的下降沿定时。可将用于SDIC3的第三源输出使能信号SOE的第一脉冲S31的上升沿定时设置得比用于SDIC2的第二源输出使能信号SOE的第一脉冲S21的上升沿定时快近似Δ t。可将用于SDIC3的第三源输出使能信号SOE的第一脉冲S31的下降沿定时设置为等于用于SDICl 的第一源输出使能信号SOE的第一脉冲Sll和用于SDIC2的第二源输出使能信号SOE的第一脉冲S21的下降沿定时。在这种情况下，第一脉冲S31的脉冲宽度变得比用于SDIC2的第二源输出使能信号SOE的第一脉冲S21的脉冲宽度大Δ t(参见图10)。可将用于SDIC3的第三源输出使能信号SOE的第二脉冲S32的上升沿定时设置得比用于SDIC2的第二源输出使能信号SOE的第二脉冲S22的上升沿定时快近似Δ t。可将用于SDIC3的第三源输出使能信号SOE的第二脉冲S32的下降沿定时设置为等于用于SDICl 的第一源输出使能信号SOE的第二脉冲S12和用于SDIC2的第二源输出使能信号SOE的第二脉冲S22的下降沿定时。在这种情况下，第二脉冲S32的脉冲宽度变得比用于SDIC2的第二源输出使能信号SOE的第二脉冲S22的脉冲宽度大At(参见图10)。可将用于SDIC3的第三源输出使能信号SOE的第三脉冲S33的上升沿定时设置得比用于SDIC2的第二源输出使能信号SOE的第三脉冲S23的上升沿定时快近似Δ t。可将用于SDIC3的第三源输出使能信号SOE的第三脉冲S33的下降沿定时设置为等于用于SDICl 的第一源输出使能信号SOE的第三脉冲S13和用于SDIC2的第二源输出使能信号SOE的第三脉冲S23的下降沿定时。在这种情况下，第三脉冲S33的脉冲宽度变得比用于SDIC2的第二源输出使能信号SOE的第三脉冲S23的脉冲宽度大At(参见图10)。可将用于SDIC3的第三源输出使能信号SOE的第四脉冲S34的上升沿定时设置得比用于SDIC2的第二源输出使能信号SOE的第四脉冲SM的上升沿定时快近似Δ t。可将用于SDIC3的第三源输出使能信号SOE的第四脉冲S34的下降沿定时设置为等于用于SDICl 的第一源输出使能信号SOE的第四脉冲S14和用于SDIC2的第二源输出使能信号SOE的第四脉冲S24的下降沿定时。在这种情况下，第四脉冲S34的脉冲宽度变得比用于SDIC2的第二源输出使能信号SOE的第四脉冲S24的脉冲宽度大At(参见图10)。将用于SDIC4的第四源输出使能信号SOE的脉冲S41到S45中的至少一些脉冲的上升沿定时调整得比用于SDIC3的第三源输出使能信号SOE的脉冲的上升沿定时更快。将用于SDIC4的第四源输出使能信号SOE的脉冲S41到S45的下降沿定时设置为等于用于 SDICl到SDIC3的第一到第三源输出使能信号SOE的脉冲的下降沿定时。用于SDIC4的第四源输出使能信号SOE的第一脉冲S41限定了提供给位于屏面的部分B内的数据线的数据电压的输出定时和这些数据线的电荷共享定时。可将用于SDIC4的第四源输出使能信号 SOE的第一脉冲S41的上升沿定时设置得比用于SDIC3的第三源输出使能信号SOE的第一脉冲S31的上升沿定时快近似At。可将用于SDIC4的第四源输出使能信号SOE的第一脉冲S41的下降沿定时设置为等于用于SDICl到SDIC3的第一到第三源输出使能信号SOE的第一脉冲S11、S21、S31的下降沿定时。在这种情况下，第一脉冲S41的脉冲宽度变得比用于SDIC3的第三源输出使能信号SOE的第一脉冲S31的脉冲宽度大Δ t(参见图9B和图 10)。可将用于SDIC4的第四源输出使能信号SOE的第二脉冲S42的上升沿定时设置得比用于SDIC3的第三源输出使能信号SOE的第二脉冲S32的上升沿定时快近似Δ t。可将用于SDIC4的第四源输出使能信号SOE的第二脉冲S42的下降沿定时设置为等于用于SDICl 到SDIC3的第一到第三源输出使能信号SOE的第二脉冲S12、S22、S32的下降沿定时。在这种情况下，第二脉冲S42的脉冲宽度变得比用于SDIC3的第三源输出使能信号SOE的第二脉冲S32的脉冲宽度大Δ t (参见图10)。可将用于SDIC4的第四源输出使能信号SOE的第三脉冲S43的上升沿定时设置得比用于SDIC3的第三源输出使能信号SOE的第三脉冲S33的上升沿定时快近似Δ t。可将用于SDIC4的第四源输出使能信号SOE的第三脉冲S43的下降沿定时设置为等于用于SDICl 到SDIC3的第一到第三源输出使能信号SOE的第三脉冲S13、S23、S33的下降沿定时。在这种情况下，第三脉冲S43的脉冲宽度变得比用于SDIC3的第三源输出使能信号SOE的第三脉冲S33的脉冲宽度大Δ t (参见图10)。用于SDIC4的第四源输出使能信号SOE的第四脉冲S44限定了提供给位于屏面的部分D内的数据线的数据电压的输出定时和这些数据线的电荷共享定时。可将用于SDIC4 的第四源输出使能信号SOE的第四脉冲S44的上升沿定时设置得比用于SDIC3的第三源输出使能信号SOE的第四脉冲S34的上升沿定时快近似At。可将用于SDIC4的第四源输出使能信号SOE的第四脉冲S44的下降沿定时设置为等于用于SDICl到SDIC3的第一到第三源输出使能信号SOE的第四脉冲S14、S24、S34的下降沿定时。在这种情况下，第四脉冲 S44的脉冲宽度变得比用于SDIC3的第三源输出使能信号SOE的第四脉冲S34的脉冲宽度大At(参见图9D和图10)。通过这样调整源驱动IC SDICl到SDIC4，可以对屏面上所有位置处的源驱动 ICSDIC1到SDIC4的功率消耗和温度进行优化。另外，应该将屏面上所有位置处的液晶单元的数据充电特性TA到TD优化到相同水平。为此，如图10中所示，本发明的定时控制器TCON 通过考虑了用于SDICl到SDIC4的源输出使能信号S0E，来调整选通输出使能信号G0E。假设用于SDICl到SDIC4的源输出使能信号SOE的脉冲周期为T，则如图10中所示，对选通输出使能信号GOE的脉冲周期进行调整。选通输出使能信号GOE的脉冲GOl到G04的脉冲宽度被设置为彼此相等。选通输出使能信号GOE的第一脉冲GOl与用于SDICl到SDIC4的源输出使能信号SOE的第一脉冲 SlU S21、S31以及S41相交叠，并且控制向位于屏面的部分A和B中的选通线提供的选通脉冲的输出定时。第一脉冲GOl的上升沿与第二脉冲G02的上升沿之间的第一脉冲周期被设置为T-At (参见图9A、9B以及图10)。选通输出使能信号GOE的第二脉冲G02与用于SDICl到SDIC4的源输出使能信号 SOE的第二脉冲S12、S22、S32以及S42相交叠。可将第二脉冲G02的上升沿与第三脉冲 G03的上升沿之间的第二脉冲周期设置得比第一脉冲周期短。例如，可将第二脉冲周期设置为T-2At(参见图10)。选通输出使能信号GOE的第三脉冲G03与用于SDICl到SDIC4的源输出使能信号 SOE的第三脉冲S13、S23、S33以及S43相交叠。可将第三脉冲G03的上升沿与第四脉冲
14G04的上升沿之间的第三脉冲周期设置为比第二脉冲周期短。例如，可将第三脉冲周期设置为T-3At(参见图10)。选通输出使能信号GOE的第四脉冲G04与用于SDICl到SDIC4的源输出使能信号 SOE的第四脉冲S14、S24、S34以及S44相交叠，并且控制向位于屏面的部分C和D中的选通线提供的选通脉冲的输出定时。可将第四脉冲G04的上升沿与第五脉冲G05的上升沿之间的第四脉冲周期设置为比第三脉冲周期短(参见图9C、9D以及图10)。在图9A-图9D和图10中，可根据液晶显示面板10的面板特性适当调节At。与图5A-图5D相比，如图9A-图9D和图10中所示，定时控制器TCON通过调整用于SDICl到SDIC4的源输出使能信号S0E，能够增加第一源驱动IC SDIC1、第二源驱动IC SDIC2以及第四源驱动IC SDIC4的电荷共享时间。因此，使第一源驱动IC SDIC1、第二源驱动IC SDIC2以及第四源驱动IC SDIC4的功率消耗和温度最小化。此外，定时控制器TCON 通过根据用于SDICl到SDIC4的经调整的源输出使能信号SOE的定时来调整选通输出使能信号G0E，能够均勻地控制屏面所有位置处的液晶单元的数据充电特性。在选通驱动IC⑶ICl到⑶IC4仅设置在液晶显示面板10的一侧上并且仅设置一个源印制电路板SPCB的单列驱动中，定时控制器TCON生成分别用于SDICl到SDIC4的第一到第四源输出使能信号S0E，以便分别控制源驱动IC SDICl到SDIC4的数据输出定时和电荷共享定时。如图1所示，在选通驱动IC⑶ICl到⑶IC4设置在液晶显示面板10的两侧上并且设置两个源印制电路板SPCB的双列驱动中，定时控制器TCON能够将用于SDICl到 SDIC4的第一到第四源输出使能信号SOE提供给左右对称设置的源驱动IC SDICl到SDIC4， 由此生成数量等于源驱动IC SDICl到SDIC4的一半数量的信号。如图10所示，定时控制器TCON生成一个选通输出使能信号G0E，并且将该选通输出使能信号GOE共同提供给选通驱动 IC GDICl 到 GDIC4。图11是示出了根据本发明的另一示例性实施方式的应用了 GIP电路的液晶显示器的图。参照图11，除了选通驱动电路外，本发明的第二示例性实施方式的其他部件与在前示例性实施方式的部件基本相同。选通驱动电路包括形成在控制印制电路板CPCB上的电平转换器LS和直接形成在液晶显示面板的TFT阵列基板上的移位寄存器GIPl和GIP2。因此，用于控制源驱动IC SDICl到SDIC4的用于SDICl到SDIC4的源输出使能信号SOE与图9A至图9D和图10中的
基本相同。电平转换器LS在选通输出使能信号GOE的低逻辑周期期间将从定时控制器TCON 输入的选通移位时钟GCLKl的高逻辑电压转换为选通高电压VGH，并且将选通移位时钟 GCLKl到GCLKn的低逻辑电压转换为选通低电压VGL。选通输出使能信号GOE与图10中的基本相同。移位寄存器GIPl和GIP2响应于从电平转换器LS输入的时钟信号CLK，对从定时控制器TCON输入的选通起始脉冲GSP进行移位，以顺序向液晶显示面板10的选通线提供选通脉冲。图12是详细示出了图11所示的电平转换器LS的电路图。参照图12，电平转换器LS包括多个调整电路121到126，其用于分别调整6相选
1通移位时钟GCLKl到GCLK6，并且调整电路121到1 各括“与”门AND、晶体管Tl和T2等等。调整电路可进一步包括用于响应于闪烁控制信号FLK在选通移位时钟GCLKl到GCLK6 的下降沿处调整选通高电压VGH的晶体管。第一晶体管Tl可以被实施为η型MOS TFT (金属氧化物半导体TFT)，并且第二晶体管Τ2可以被实施为ρ型MOS TFT0“与”门AND对选通移位时钟GCLKl到GCLK6和反相信号执行“与”运算，反相信号是反相器INV对选通输出使能信号GOE进行反相所获得的，并且“与”门AND将“与”运算结果提供至第一晶体管Tl和第二晶体管T2的栅极。第一晶体管Tl响应于选通移位时钟GCLKl到GCLK6的高逻辑电压，向输出节点提供选通高电压VGH，以将输入到移位寄存器GIPl和GIP2的时钟信号CLKl到CLK6的电压升高至选通高电压VGH。第一晶体管Tl响应于选通移位时钟GCLKl到GCLK6的低逻辑电压而截止。第一晶体管Tl的源极被施加选通高电压VGH，并且第一晶体管Tl的漏极连接到电平转换器LS的输出节点。“与”门AND的输出信号被施加至第一晶体管Tl的栅极。第二晶体管T2响应于选通移位时钟GCLKl到GCLK6的低逻辑电压，向电平转换器 LS的输出节点提供选通低电压VGL，以将时钟信号CLKl到CLK6的电压降低至选通低电压 VGL0第二晶体管T2响应于选通移位时钟GCLKl到GCLK6的高逻辑电压而截止。“与”门 AND的输出信号被施加至第二晶体管T2的栅极。第二晶体管T2的漏极连接到电平转换器 LS的输出节点。第二晶体管T2被施加选通低电压VGL。如上，本发明可以将源输出使能信号的定时调整到对于每个源驱动IC都优化的定时。因此，可以对用于驱动液晶显示面板的全部源驱动IC的功率消耗和温度进行优化。尽管参照多个示例性实施方式描述了实施方式，但应理解的是本领域技术人员可想到落入本公开的原理的范围内的许多其他修改和实施方式。更具体地说，可以在本公开、 附图及所附权利要求的范围内对本主题组合结构的组成部件和/结构进行各种变型和修改。除对组成部件和/或结构的变型和修改外，替代性使用对本领域的技术人员也是明显的。
权利要求
1.一种液晶显示器，该液晶显示器包括液晶显示面板，其具有彼此交叉的数据线和选通线以及按照所述数据线和所述选通线的交叉结构排列的液晶单元的矩阵；第一选通驱动电路，其响应于选通输出使能信号，向位于所述液晶显示面板的屏面的第一部分和第二部分中的选通线顺序提供选通脉冲，其中所述第二部分在水平方向上与所述第一部分分开；第二选通驱动电路，其响应于所述选通输出使能信号，向位于所述液晶显示面板的屏面的第三部分和第四部分中的选通线顺序提供选通脉冲，其中所述第三部分在垂直方向上与所述第一部分分开，并且所述第四部分在水平方向上与所述第三部分分开；第一数据驱动电路，其响应于第一源输出使能信号，向位于所述液晶显示面板的屏面的所述第一部分和所述第三部分中的数据线提供数据电压；第二数据驱动电路，其响应于第二源输出使能信号，向位于所述液晶显示面板的屏面的所述第二部分下方的所述第四部分和所述第二部分中的数据线提供数据电压；以及定时控制器，其生成所述选通输出使能信号、所述第一源输出使能信号以及所述第二源输出使能信号，以控制所述选通驱动电路的选通脉冲输出定时和所述第一数据驱动电路和所述第二数据驱动电路的数据电压输出定时和电荷共享定时，其中，所述第一源输出使能信号控制所述第一数据驱动电路的所述数据输出定时和电荷共享定时，并且所述第二源输出使能信号以与所述第一数据驱动电路不同的方式，控制所述第二数据驱动电路的所述数据输出定时和电荷共享定时。
2.根据权利要求1所述的液晶显示器，其中，所述第二源输出使能信号的上升沿定时比所述第一源输出使能信号的上升沿定时快。
3.根据权利要求1所述的液晶显示器，其中，所述第一源输出使能信号包括第一脉冲和第二脉冲，所述第二脉冲的宽度小于所述第一脉冲的宽度。
4.根据权利要求3所述的液晶显示器，其中，所述第一数据驱动电路响应于所述第一源输出使能信号的所述第一脉冲，共享位于所述第一部分中的数据线的电荷，并且在所述第一脉冲后的低逻辑周期期间，向位于所述第一部分中的数据线输出数据电压；并且所述第一数据驱动电路响应于所述第一源输出使能信号的第二脉冲，共享位于所述第三部分中的数据线的电荷，并且在所述第二脉冲后的低逻辑周期期间，向位于所述第三部分中的数据线输出数据电压。
5.根据权利要求4所述的液晶显示器，其中，所述第二源输出使能信号包括具有比所述第一源输出使能信号的第一脉冲的上升沿定时快的上升沿定时并且与所述第一源输出使能信号的第一脉冲相交叠的第一脉冲；以及具有比所述第一源输出使能信号的第二脉冲的上升沿定时快的上升沿定时并且与所述第一源输出使能信号的第二脉冲相交叠的第二脉冲。
6.根据权利要求5所述的液晶显示器，其中，所述第二数据驱动电路响应于所述第二源输出使能信号的第一脉冲，共享位于所述第二部分中的数据线的电荷，并且在所述第二源输出使能信号的所述第一脉冲后的低逻辑周期期间，向位于所述第二部分中的数据线输出数据电压；并且所述第二数据驱动电路响应于所述第二源输出使能信号的第二脉冲，共享位于所述第四部分中的数据线的电荷，并且在所述第二源输出使能信号的所述第二脉冲后的低逻辑周期期间，向位于所述第四部分中的数据线输出数据电压。
7.根据权利要求6所述的液晶显示器，其中，所述第二源输出使能信号的第二脉冲的脉冲宽度小于所述第二源输出使能信号的第一脉冲的脉冲宽度。
8.根据权利要求1所述的液晶显示器，其中，所述选通输出使能信号包括具有相同脉冲宽度和不同脉冲周期的第一脉冲和第二脉冲。
9.根据权利要求8所述的液晶显示器，其中，所述第二脉冲的脉冲周期比所述第一脉冲的脉冲周期短。
10.根据权利要求9所述的液晶显示器，其中，所述第一选通驱动电路在所述选通输出使能信号的第一脉冲后的低逻辑周期期间，向位于所述第一部分和所述第二部分中的选通线输出选通脉冲，并且所述第二选通驱动电路在所述选通输出使能信号的第二脉冲后的低逻辑周期期间，向位于所述第三部分和所述第四部分中的选通线输出选通脉冲。
全文摘要
本发明涉及一种液晶显示器，其包括第一数据驱动电路，其响应于第一源输出使能信号，向位于液晶显示面板的屏面上的第一部分和第三部分中的数据线提供数据电压；以及第二数据驱动电路，其响应于第二源输出使能信号，向位于液晶显示面板的屏面上的第二部分和第四部分中的数据线提供数据电压；所述第一源输出使能信号控制所述第一数据驱动电路的数据电压输出定时和电荷共享定时。所述第二源输出使能信号以不同于所述第一数据驱动电路的方式，控制所述第二数据驱动电路的数据输出定时和电荷共享定时。
文档编号G09G3/36GK102456331SQ201110327820
公开日2012年5月16日 申请日期2011年10月25日 优先权日2010年10月25日
发明者朴万奎, 洪镇铁 申请人:乐金显示有限公司