专利名称：栅极驱动器和包括栅极驱动器的有机发光二极管显示器的制作方法
技术领域：
本申请涉及一种栅极驱动器和包括所述栅极驱动器的有机发光二级管(OLED)显不器。
背景技术：
近来，各种平板显示器的发展得到加速。作为一种平板显示器，有机发光二级管 (OLED)显示器使用自发光元件，并因此具有快的反应时间、优良的发光效率、高亮度以及宽视角。OLED显示器包括在每个像素中的有机发光二级管(OLED)。OLED包括在阳极和阴极之间形成的有机化合物层。有机化合物包括空穴注入层、空穴传输层、发光层、电子传输层以及电子注入层。当将驱动电压施加到阳极和阴极时，通过空穴传输层的空穴和通过电子传输层的电子移动到发光层，形成激子。结果，发光层产生可见光。OLED显示器按照矩阵形式排列每个包括OLED的像素，并根据视频数据的灰度级控制这些像素的亮度。OLED显示器选择性地导通作为有源元件的薄膜晶体管，以此来选择像素。此外，OLED显示器用储存在储能电容器中的电压来保持像素的光发射。近来正在积极进行研究，以便通过用OLED显示器作为显示设备来实现三维(3D) 图像和二维图像QD)。目前，在为实现3D图像而正在制造的各种OLED显示器中，有偏光眼镜类型和液晶快门眼镜类型。在液晶快门眼镜类型OLED显示器中，左眼图像和右眼图像以一帧为单位交替显示在显示面板上，且液晶快门眼镜的左眼快门和右眼快门与显示时序同步打开和关闭，从而实现3D图像。液晶快门眼镜在第η帧期间只打开左眼快门，在此期间显示左眼图像， 而在第η+1帧期间，只打开右眼快门，在此期间显示右眼图像，从而以时分方式产生双眼视差。OLED显示器包括用来驱动形成在显示面板中的栅极线的栅极驱动器。换句话说， OLED显示器包括用来驱动扫描线的扫描驱动器和用来驱动发射线的发射驱动器。扫描驱动器将用来确定数据的寻址时间的扫描脉冲提供给扫描线，并将确定像素的发光时间的发射脉冲提供给发射线。在数据寻址期间，产生导通电平(即有效电平)的扫描脉冲和截止电平(即无效电平)的发射脉冲。在像素发光期间，产生截止电平的扫描脉冲和导通电平的发射脉冲。基于面板内栅极(GIP)类型，利用与像素的TFT相同的工艺在显示面板的非显示区域形成栅极驱动器。在基于GIP的栅极驱动器中，发射驱动器从扫描驱动器接收扫描脉冲并用所述扫描脉冲产生发射脉冲。通常这样产生扫描脉冲，即使得具有预定宽度的扫描脉冲被移位约一个水平周期。因此，利用扫描脉冲必然产生发射脉冲，使得所述发射脉冲的相位被移位约一个水平周期。
结果，如图1的A部分，现有技术的基于GIP的栅极驱动器仅仅应用于用来实现2D 图像的顺序光发射，而没有应用于如图1的B部分的用来实现3D图像的同时光发射。为实现同时光发射，在显示左眼图像或右眼图像期间，需要同时产生分别提供给所有发射线的导通电平的发射脉冲。
发明内容
本发明的实施方式提供一种栅极驱动器和包括所述栅极驱动器的有机发光二级管(OLED)显示器，所述OLED显示器能选择性地实现顺序光发射或同时光发射。在一个方面中，提供了一种栅极驱动器，所述栅极驱动器包括移位寄存器块、选择块以及缓冲器块。所述移位寄存器块包括多个串联的移位寄存器，所述多个移位寄存器的每一个都响应于启动电压、第一时钟、第二时钟以及第三时钟，顺序输出扫描脉冲，所述扫描脉冲的相位移位一个水平周期；所述选择块包括多个分别连接到所述多个移位寄存器的选择单元，所述多个选择单元接收扫描脉冲和第三时钟作为输入，所述多个选择单元的每一个响应于选择信号，将扫描脉冲施加到选择单元的第一输出节点，以将选择单元的第一输出节点顺序设定为导通电平，并响应于选择信号，将第三时钟施加到选择单元的第二输出节点，以将选择单元的第二输出节点顺序设定为导通电平，响应于选择信号，根据第一公共控制信号，将第一输出节点同时设定为导通电平，并响应于选择信号，根据第二公共控制信号，将第二输出节点同时设定为导通电平；以及所述缓冲器块包括分别连接到所述多个选择单元的多个缓冲器，从就在第一输出节点被设定为导通电平之后到就在第二输出节点被设定为导通电平之前，所述多个缓冲器的每一个产生截止电平的发射脉冲，并在就在第二输出节点被设定为导通电平之后，产生导通电平的发射脉冲。
所包括的用以提供本发明的进一步理解和并入和构成本说明书一部分的附示本发明的实施例，并与说明书一起用来解释本发明的原理。在附图中图1图示用来实现2D图像的顺序光发射和用来实现3D图像的同时光发射；图2是依据本发明示例实施方式的栅极驱动器的概略框图；图3图示从5-相位栅极时钟中选出的三个时钟；图4图示包含在选择块中的多个选择单元中的一个；图5图示分别在2D模式和3D模式中施加到选择块的控制信号的逻辑电平；图6图示在2D模式中顺序产生的发射脉冲；图7图示在3D模式中同时产生的发射脉冲；图8图示彼此串联的第一移位寄存器、第一选择单元以及第一缓冲器；图9是图示在2D模式中第一选择单元和第一缓冲器的操作的波形图；图10是图示在3D模式中第一选择单元和第一缓冲器的操作的波形图；图11和图12是依据本发明示例实施方式的有机发光二级管(OLED)的框图；以及图13图示通过本发明示例实施方式的OLED显示器显示3D图像的示例。
具体实施方式
现在将详细描述本发明的具体实施方式
，附图中示出了这些实施例的一些例子。 尽可能地，在所有附图中将用相同的参考标记指代相同或相似的部件。值得注意的是，如果确定已知技术会妨碍对本发明的理解，将省略对该已知技术的详细描述。将参考图2至13描述本发明的示例实施方式。图2至10图示依据本发明的示例实施方式的栅极驱动器。如图2所示，依据本发明的示例实施方式的栅极驱动器包括移位寄存器块1、选择块2以及缓冲器块3。移位寄存器块1包括多个彼此串联的移位寄存器11至In。所述多个移位寄存器 11至In分别输出扫描脉冲gl至gn，每个所述扫描脉冲具有大约一个水平周期的宽度，并具有相对于在前的扫描脉冲延迟大约一个水平周期的相位。三个时钟CLKl、CLK2以及CLK3输入给每个移位寄存器11至In。如图3和9所示，从5-相位栅极时钟GCLK1、GCLK2、GCLK3、GCLK4以及GCLK5中选择3个时钟CLK1、CLK2 以及CLK3，所述5-相位栅极时钟具有彼此移位一个水平周期的相位以及在导通电平与截止电平之间摆动的电平。第一时钟CLKl可以是具有与相应的移位寄存器的扫描脉冲的相位同步的相位的时钟。第二时钟CLK2可以是相对于第一时钟CLKl延迟大约两个水平周期的时钟，而第三时钟CLK3可是相对于第二时钟CLKl延迟大约两个水平周期的时钟。例如， 如图3和9所示，在输入给第一移位寄存器11的时钟CLK1、CLK2以及CLK3中，第一时钟 CLKl对应于第一栅极时钟GCLKl，第二时钟CLK2对应于第三栅极时钟GCLK3，以及第三时钟 CLK3对应于第五栅极时钟GCLK5。按同样的方式，在第二移位寄存器中，第一时钟CLKl对应于第二栅极时钟GCLK2，第二时钟CLK2对应于第四栅极时钟GCLK4，以及第三时钟CLK3 对应于第一栅极时钟GCLKl。按同样的方式，在第η移位寄存器中In，第一时钟CLKl对应于第五栅极时钟GCLK5，第二时钟CLK2对应于第二栅极时钟GCLK2，以及第三时钟CLK3对应于第四栅极时钟GCLK4。导通电平的第一直流(DC)驱动电压EVSS和截止电平的第二直流(DC)驱动电压 EVDD输入给每个移位寄存器11至In。第一移位寄存器11接收启动电压VST以运行。第二至第η移位寄存器的每一个接收在前移位寄存器输出的扫描脉冲作为启动电压以运行。 如图9所示，输入给第一移位寄存器11的启动电压VST与第三时钟、即与第五栅极时钟 GCLK5同步。选择块2包括多个选择单元21至2η。导通电平的第一直流(DC)驱动电压EVSS 和截止电平的第二直流(DC)驱动电压EVDD输入给每个选择单元21至2η。选择单元21至 2η分别连接到移位寄存器11至In的输出端并分别从移位寄存器11至In接收扫描脉冲gl 至gn。第三时钟CLK3输入给每个选择单元21至2η。如图3所示，输入给第一选择单元21 的第三时钟CLK3对应于第五栅极时钟GCLK5，输入给第二选择单元22的第三时钟CLK3对应于第一栅极时钟GCLKl，输入给第(η-1)选择单元2(η-1)的第三时钟CLK3对应于第三栅极时钟GCLK3，以及输入给第η选择单元2η的第三时钟CLK3对应于第四栅极时钟GCLK4。选择单元21至2η共同接收选择信号SEL、第一公共控制信号SEB和第二公共控制信号SE。当实现2D图像时，输入导通电平的选择信号SEL，而当实现3D图像时，输入截止电平的选择信号SEL。当实现2D图像时，响应于导通电平的选择信号SEL，选择单元21至 2η分别将扫描脉冲gl至gn施加到选择单元21至2η的第一输出节点ΝΑ，从而将第一输出节点NA顺序设定为导通电平。此外，选择单元21至2η分别将第三时钟CLK3施加到选择单元21至2η的第二输出节点ΝΒ，从而将第二输出节点NB顺序设定为导通电平。当实现 3D图像时，响应于截止电平的选择信号SEL，选择单元21至2η根据第一公共控制信号SEB 将第一输出节点NA同时设定为导通电平。此外，响应于截止电平的选择信号SEL，选择单元 21至2η将第二输出节点NB同时设定为导通电平。缓冲器块3包括多个缓冲器31至3η。导通电平的第一 DC驱动电压EVSS和截止电平的第二 DC驱动电压EVDD输入给每个缓冲器31至3η。缓冲器31至3η通过选择单元 21至2η的第一输出节点NA和第二输出节点NB分别与选择单元21至2η相连。从就在第一输出节点NA被设定为导通电平之后到就在第二输出节点NB被设定为导通电平之前，每个缓冲器31至3产生截止电平的发射脉冲。此外，每个缓冲器31至3η在就在第二输出节点NB被设定为导通电平之后，产生导通电平的发射脉冲。图4详细图示包括在选择块2中的所述多个选择单元21至2η中的一个。在图4 中，‘gout’代表扫描脉冲gl至gn中的一个。如图4所示，选择单元包括多个P型薄膜晶体管(TFT) T20至T25。TFT T20包括连接到接收选择信号SEL的输入端的栅极、连接到接收扫描脉冲 ‘gout，的输入端的源极以及连接到第一输出节点NA的漏极。TFT T20响应于选择信号SEL， 通过导通在接收扫描脉冲‘gout’的输入端与第一输出节点NA之间建立电流通路，通过截止来切断该电流通路。TFT T21包括连接到接收选择信号SEL的输入端的栅极、连接到接收第三时钟 CLK3的输入端的源极以及连接到第二输出节点NB的漏极。TFT T21响应于选择信号SEL， 通过导通在接收第三时钟CLK3的输入端与第二输出节点NB之间建立电流通路，通过截止来切断该电流通路。TFT T22包括连接到接收第一公共控制信号SEB的输入端的栅极、连接到第一输出节点NA的源极以及连接到接收第一 DC驱动电压EVSS的输入端的漏极。TFT T22响应于第一公共控制信号SEB，通过导通在第一输出节点NA与接收第一 DC驱动电压EVSS的输入端之间建立电流通路，通过截止来切断该电流通路。TFT T23包括连接到接收第一公共控制信号SEB的输入端的栅极、连接到接收第二 DC驱动电压EVDD的输入端的源极以及连接到第二输出节点NB的漏极。TFT T23响应于第一公共控制信号SEB，通过导通在接收第二 DC驱动电压EVDD的输入端与第二输出节点 NB之间建立电流通路，通过截止来切断该电流通路。TFT T24包括连接到接收第二公共控制信号SE的输入端的栅极、连接到接收第二 DC驱动电压EVDD的输入端的源极以及连接到第一输出节点NA的漏极。TFT TM响应于第二公共控制信号SE，通过导通在接收第二 DC驱动电压EVDD的输入端与第一输出节点NA之间建立电流通路，通过截止来切断该电流通路。TFT T25包括连接到接收第二公共控制信号SE的输入端的栅极、连接到第二输出节点NB的源极以及连接到接收第一 DC驱动电压EVSS的输入端的漏极。TFT T25响应于第二公共控制信号SE，通过导通在第二输出节点NB与接收第一 DC驱动电压EVSS的输入端之间建立电流通路，通过截止来切断该电流通路。下面，通过参考图5至7详细描述图4中示出的选择单元的操作。
如图5所示，在实现2D图像的2D模式中，输入导通电平‘低’的选择信号SEL，并输入截止电平‘高，的第一公共控制信号SEB和第二公共控制信号SE。此外，导通TFT T20 和T21并截止TFT T22至T25。T20至T25的开关操作使第一输出节点NA被扫描脉冲‘gout’设定为导通电平 ‘低’，并使第二输出节点NB被第三时钟CLK3设定为导通电平‘低’。结果，如图6所示，当第一输出节点NA被扫描脉冲‘gout’设定为导通电平‘低’时，由缓冲器块3产生的发射脉冲EMl至EMn上升为截止电平‘高’，然后保持为截止电平‘高’，直到就在第二输出节点 NB被第三时钟CLK3设定为导通电平‘低’之前为止。当第二输出节点NB被第三时钟CLK3 设定为导通电平‘低’时，发射脉冲EMl至EMn下降为导通电平‘低’，然后保持为导通电平 ‘低’大约一个帧周期。第三时钟CLK3相对于与第一时钟CLKl同步的扫描脉冲‘gout’延迟四个水平周期4H并被输入，因此，发射脉冲EMl至EMn保持为截止电平‘高’ 4个水平周期4H。对于除第一选择单元21外的每一个选择单元，扫描脉冲‘gout’和第三时钟CLK3都被顺序延迟一个水平周期并被输入给所有选择单元21至2η，因此，相邻的发射脉冲的截止电平‘高’重叠三个水平周期3Η。产生截止电平‘高’的发射脉冲的期间对应于数据的寻址期，而产生导通电平‘低’的发射脉冲的期间对应于光发射期。如上所述，在2D模式中，选择块2的第一输出节点NA被顺序设定为导通电平‘低’，并且选择块2的第二输出节点NB 也被顺序设定为导通电平‘低’。因此，由缓冲器块3产生的发射脉冲EMl至EMn的相位被顺序移位一个水平周期，从而实现顺序的光发射。另一方面，如图5所示，在实现3D图像的3D模式中，输入截止电平‘高’的选择信号SEL。在第一阶段Pl输入导通电平‘低’的第一公共控制信号SEB，以将第一输出节点NA 设定为导通电平“低”，并在第三阶段Ρ3、介于第一阶段Pl和第三阶段Ρ3之间的Ρ2以及接着第三阶段Ρ3的第四阶段Ρ4输入截止电平‘高’的第一公共控制信号SEB，以将第二输出节点NB设定为导通电平‘低’。在第三阶段Ρ3输入导通电平‘低’的第二公共控制信号SE， 并在第一阶段Ρ1、第二阶段Ρ2以及第四阶段Ρ4输入截止电平‘高’的第二公共控制信号 SE0在3D模式中，在第一阶段Pl至第四阶段P4，TFT T20和T21持续地截止。在第一阶段 Pl，TFT T22和T23导通，而TFT TM和T25截止。在第三阶段P3，TFT T22和T23截止，而 TFT TM和T25导通。在第二阶段P2和第四阶段P4，TFT T22至T25都截止。TFT T20至T25的开关操作使第一输出节点NA在第一阶段Pl被第一公共控制信号SEB设定为导通电平‘低’，并使第二输出节点NB在第三阶段P3被第二公共控制信号SE 设定为导通电平‘低’。结果，如图7所示，当第一输出节点NA被第一公共控制信号SEB设定为导通电平‘低’时，由缓冲器块3产生的发射脉冲EMl至EMn上升为截止电平‘高’，然后保持截止电平‘高’，直到就在第二输出节点NB被第二公共控制信号SE设定为导通电平 ‘低’之前为止。当第二输出节点NB被第二公共控制信号SE设定为导通电平‘低’时，发射脉冲EMl至EMn下降为导通电平‘低’，然后保持为导通电平‘低’大约一个帧周期。因为第一公共控制信号SEB和第二公共控制信号SE同时输入给所有的选择单元21至2η，所以发射脉冲EMl至EMn按照大约一帧的间隔交替地呈现截止电平‘高’和导通电平‘低’。产生截止电平‘高’的发射脉冲的第一阶段Pl和第二阶段Ρ2对应于左眼图像数据或右眼图像数据被顺序寻址到像素的期间。此外，产生导通电平‘低’的发射脉冲的第三阶段Ρ3和第四阶段Ρ4相应于寻址已完成的像素使用左眼图像数据或右眼图像数据同时发光的期间。如上所述，在3D模式中，因为选择块2的第一输出节点NA被同时设定为导通电平‘低’，并且选择块2的第二输出节点NB也被同时设定为导通电平‘低’，所以，由缓冲器31至3η产生的发射脉冲EMl至EMn实现了同时发光，没有相位延迟。图8是顺序相连的第一移位寄存器11、第一选择单元21以及第一缓冲器31的每一个的电路图。第一移位寄存器11包括多个P型TFT TlO至Τ19和多个电容器C 10至C12。TFT TlO包括各自以二极管接法连接到启动电压VST的输入端的栅极和漏极以及连接到TFT Tll的漏极的源极。TFT Tll包括连接到第三时钟CLK3的输入端的栅极、连接到Q节点的源极以及连接到TFT TlO的源极的漏极。TFT Τ12包括连接到QB节点的栅极、 连接到TFT Τ13的漏极的源极以及连接到Q节点的漏极。TFT Τ13包括连接到QB节点的栅极、连接到第二 DC驱动电压EVDD的输入端的源极以及连接到TFT Τ12的源极的漏极。TFT Τ14包括连接到第二时钟CLK2的输入端的栅极、连接到TFT Τ15的漏极的源极以及连接到第一 DC驱动电压EVSS的输入端的漏极。TFT Τ15包括连接到第二时钟CLK2的输入端的栅极、连接到QB节点的源极以及连接到TFT Τ14的源极的栅极。TFT Τ16包括连接到启动电压VST的输入端的栅极、连接到TFTT17的漏极的源极以及连接到QB节点的漏极。TFT Τ17 包括连接到启动电压VST输入端的栅极、连接到第二 DC驱动电压EVDD的输入端的源极以及连接到TFT Τ16的源极的漏极。TFT Τ18包括连接到Q节点的栅极、连接到第一移位寄存器11的输出端Noll的源极以及连接到第一时钟CLKl的输入端的漏极。TFT Τ19包括连接到QB节点的栅极、连接到第二 DC驱动电压EVDD的输入端的源极以及连接到输出端Noll 的漏极。电容器ClO连接于Q节点和第二 DC驱动电压EVDD的输入端之间。电容器Cll连接于QB节点和第二 DC驱动电压EVDD的输入端之间。电容器C12连接于Q节点和输出端 Noll之间。下面参考图9描述第一移位寄存器11的操作。当将彼此同步的启动电压VST和第三时钟CLK3输入第一移位寄存器11时，TFT TlO和Tll导通，从而将Q节点放电至中间电平。此外，TFT Τ16和Τ17导通，从而将QB节点充电至截止电平的第二 DC驱动电压EVDD。随后，当相对于启动电压VST延迟一个水平周期的第一时钟CLKl输入第一移位寄存器11时，促使Q节点的电压从中间电平降低至导通电平的第一 DC驱动电压EVSS。于是TFT Τ18导通，并将第一时钟CLKl作为第一扫描脉冲gl施加给输出端Noll。当第一时钟CLKl的输入完成时，Q节点的电压上升至中间电平。 然后，当相对于第一时钟CLKl延迟两个水平周期的第二时钟CLK2输入第一移位寄存器11 时，TFT T14和T15导通，从而将QB节点放电至导通电平的第一 DC驱动电压EVSS。于是 TFT T19导通，并将截止电平的第二 DC驱动电压EVDD作为第一扫描脉冲gl施加给输出端 Noll。当QB节点放电至导通电平的第一 DC驱动电压EVSS时，TFT T12和T13导通，从而将Q节点充电至截止电平的第二 DC驱动电压EVDD。于是，Q节点的电压从中间电平上升至截止电平的第二 DC驱动电压EVDD。电容器ClO至C12稳定施加到输出端Noll的第一扫描脉冲gl的输出波形。因为图8中所示的第一选择单元21的结构与图4中所示的选择单元的结构实质上相同，可概述或完全省略进一步的描述。第一缓冲器31包括多个P型TFT T30至T39和多个电容器C30和C31。
TFT T30包括连接到第一选择单元21的第二输出节点NB的栅极、连接到EQ节点的源极以及连接到第一 DC驱动电压EVSS输入端的漏极。TFT T31包括连接到第一选择单元21的第一输出节点NA的栅极、连接到EQB节点的源极以及连接到第一 DC驱动电压EVSS 输入端的漏极。TFT T32包括连接到EQB节点的栅极、连接到TFT T33的漏极的源极以及连接到EQ节点的漏极。TFT T33包括连接到EQB节点的栅极、连接到第二 DC驱动电压EVDD 输入端的源极以及连接到TFT T32的源极的漏极。TFT T34包括连接到第一缓冲器31的输出端No31的栅极、连接到EQ节点的源极以及连接到第一 DC驱动电压EVSS的输入端的漏极。TFT T35包括连接到第一选择单元21的第二输出节点NB的栅极、连接到第二 DC驱动电压EVDD输入端的源极以及连接到EQB节点的漏极。TFT T36包括连接到输出端No31 的栅极、同时连接到TFTT38和T39的源极以及连接到第一 DC驱动电压EVSS的输入端的漏极。TFTT37包括连接到EQ节点的栅极、连接到输入端No31的源极以及连接到第一 DC驱动电压EVSS的输入端的漏极。TFT T38包括连接到EQB节点的栅极、连接到TFT T36的源极的源极以及连接到输出端No31的漏极。TFT T39包括连接到EQB节点的栅极、连接到第二 DC驱动电压EVDD的输入端的源极以及连接到TFT T36的源极的漏极。电容器C30连接于第二 DC驱动电压EVDD的输入端和EQB节点之间。电容器C31连接于EQ节点和输出端 No31之间。下面参考图9和10描述第一缓冲器31的操作。下面参考图9描述在2D模式中第一缓冲器31的操作。当第一选择单元21的第一输出节点NA被与第一时钟CLKl同步的第一扫描脉冲 gl设定为导通电平时，TFT T31导通，从而将EQB节点放电至导通电平的第一 DC驱动电压 EVSS0于是TFT T38和T39，并将截止电平的第二 DC驱动电压EVDD施加到输出端No31。结果是第一发射脉冲EMl上升。此时，TFT T32和T33导通，从而将EQ节点充电至截止电平的第二 DC驱动电压EVDD。于是TFT T37截止。第一发射脉冲EMl保持为截止电平的第二 DC驱动电压EVDD，直到第一选择单元21的第二输出节点NB被设定为导通电平为止。随后，当第一选择单元21的第二输出节点NB被相对于第一时钟CLKl延迟四个水平周期4H的第三时钟CLK3设定为导通电平时，TFT T30导通，从而将EQ节点放电至导通电平的第一 DC驱动电压EVSS。于是TFT T37导通，并将导通电平的第一 DC驱动电压EVSS 施加给输出端No31。结果是第一发射脉冲EMl下降。此时，TFT T35导通，从而将EQB节点充电至截止电平的第二 DC驱动电压EVDD。于是TFT T38和T39截止。当输出端No31的电压下降至导通电平时，TFT T34导通，并因此在大约一帧期间将第一发射脉冲EMl保持为导通电平的第一 DC驱动电压EVSS。当输出端No31的电压下降为导通电平时，TFT T36导通，并因此将导通电平的第一 DC驱动电压EVSS施加在TFT T38和T39之间。电容器C30 和C31稳定施加给输出端No31的第一发射脉冲EMl的输出波形。如图9所示的第二发射脉冲EM2是在设置在第一缓冲器31之下的第二缓冲器32中产生的信号，且相对于第一发射脉冲EMl延迟一个水平周期。下面参考图10描述在3D模式中第一缓冲器31的操作。当第一输出节点NA在第一阶段Pl被第一公共控制信号SEB设定为导通电平时， TFT T31导通，从而将EQB节点放电至导通电平的第一 DC驱动电压EVSS。于是TFT T38和 T39导通，并将截止电平的第二 DC驱动电压EVDD施加给输出端No31。结果是第一发射脉
11冲EMl上升。此时，TFT T32和T33导通，从而将EQ节点充电至截止电平的第二 DC驱动电压EVDD。于是TFTT37截止。第一发射脉冲EMl在第二阶段P2保持为截止电平的第二 DC 驱动电压EVDD。随后，当第二输出节点NB在第三阶段P3被第二公共控制信号SE设定为导通电平时，TFT T30导通，从而将EQ节点放电至导通电平的第一 DC驱动电压EVSS。于是TFT T37 导通，并将导通电平的第一 DC驱动电压EVSS施加给输出端No31。结果是第一发射脉冲EMl 下降。此时，FFT T35导通，从而将EQB节点充电至截止电平的第二 DC驱动电压EVDD。于是TFT T38和T39截止。当输出端No31的电压上升至导通电平时，TFT TiM导通，并因此在第四阶段P4将第一发射脉冲EMl保持为导通电平的第一 DC驱动电压EVSS。当输出端 No31的电压上升至导通电平时，TFT T36导通，因此将导通电平的第一 DC驱动电压EVSS施加在TFT T38和T39之间。电容器C30和C31稳定施加给输出端No31的第一发射脉冲EMl 的输出波形。如图10所示的第二发射脉冲EM2是由设置在第一缓冲器31之下的第二缓冲器32产生的信号，且与第一发射脉冲EMl同步产生。图11至13图示依据本发明的示例实施方式的有机发光二级管(OLED)显示器。如图11和12所示，依据本发明的示例实施方式的OLED显示器包括像素P按照矩阵形式排列在上面的显示面板50、用来驱动数据线M的数据驱动器52、用来驱动栅极线55 及56的栅极驱动器53以及用来控制驱动器52和53的操作的控制电路51。OLED显示器进一步包括用来实现3D图像的液晶快门眼镜60。多个数据线M和多个栅极线55及56彼此相交地设置在显示面板50上。像素P 分别排列在数据线M与栅极线55及56的相交处。栅极线55及56包括多条扫描线55和多条发射线56。第一驱动电压Vdd、第二驱动电压Vsss以及第三驱动电压Vref提供给每个像素P。每个像素P可包括有机发光二极管、驱动TFT、连接到扫描线55的至少一个开关 TFT、连接到发射线56的发射TFT以及至少一个储能电容器。所述有机发光二级管利用流经它的驱动电流发光，所述驱动TFT根据其源极和栅极之间的电压来控制所述驱动电流。控制电路51依照显示面板50的分辨率重排从外部接收的数字视频数据DATA，并将重排的数字视频数据DATA提供给数据驱动器52。控制电路51根据诸如垂直同步信号 Vsync、水平同步信号Hsync、数据使能信号DE以及点时钟DCLK之类的时序信号产生用来控制数据驱动器52的操作时序的数据控制信号DDC和用来控制栅极驱动器53的操作时序的栅控信号⑶C。栅控信号⑶C包括栅极启动电压VST和栅极时钟GCLK1、GCLK2、GCLK3、 GCLK4 以及 GCLK5。在3D模式中，控制电路51将数字视频数据DATA分离成用来实现左眼图像的左眼数据L和用来实现右眼图像的右眼数据R，然后将左眼数据L和右眼数据R提供给数据驱动器52。在3D模式中，控制电路51产生用来控制液晶快门眼镜60的左眼快门STL和右眼快门STR的快门控制信号CST。在3D模式中，控制电路51将输入帧频乘以“N”以获得N倍输入帧频(输入帧频XN)的帧频，其中N是等于或大于2的正整数。控制电路51可根据 N倍输入帧频(输入帧频XN)的帧频产生控制信号DDC、⑶C以及CST。输入帧频在逐行倒相(PAL)制式中为50Hz，而在国家电视标准委员会(NTSC)制式中为60Hz。控制电路51 在2D模式中产生导通电平的选择信号SEL，而在3D模式中产生截止电平的选择信号SEL。数据驱动器52响应于数据控制信号DDC将从控制电路51接收的数字视频数据DATA转换成模拟的数据电压(以下称为‘数据电压’)，并将所述数据电压提供给数据线M。栅极驱动器53包括如上面参考图2至10所描述的移位寄存器块1、选择块2以及缓冲器块3。移位寄存器块1根据栅控信号GDC产生扫描脉冲，并将所述扫描脉冲提供给扫描线阳。选择块2根据选择信号SEL控制缓冲器块3的操作。缓冲器块3根据选择块2 的输出产生发射脉冲，并将所述发射脉冲提供给发射线56。基于面板内栅极(GIP)类型，利用与像素P的TFT相同的工艺在显示面板50的非显示区域形成栅极驱动器53。液晶快门眼镜60包括独立电控制的左眼快门STL和右眼快门STR。每个左眼快门STL和右眼快门STR包括第一透明基底、形成在第一透明基底上的第一透明电极、第二透明基底、形成在第二透明基底上的第二透明电极以及介于第一和第二透明基底之间的液晶层。将基准电压提供给第一透明电极，而将打开电压或关闭电压提供给第二透明电极。当响应于快门控制信号CST将打开电压提供给第二透明电极时，每个左眼快门STL和右眼快门STR透过从显示面板50发出的光。另一方面，当响应于快门控制信号CST将关闭电压提供给第二透明电极时，每个左眼快门STL和右眼快门STR阻挡从显示面板50发出的光。快门控制信号传输单元58连接到控制电路51，并通过有线/无线接口将从控制电路51接收的快门控制信号CST传送给快门控制信号接收单元62。快门控制信号接收单元62安装在液晶快门眼镜中，并通过所述有线/无线接口接收快门控制信号CST。快门控制信号接收单元62响应于快门控制信号CST交替地打开和关闭液晶快门眼镜60的左眼快门STL和右眼快门STR。当第一逻辑值的快门控制信号CST输入给快门控制信号接收单元 62时(例如，当显示左眼图像时)，打开电压提供给左眼快门STL的第二透明电极，而关闭电压提供给右眼快门STR的第二透明电极。当第二逻辑值的快门控制信号CST输入给快门控制信号接收单元62时(例如，当显示右眼图像时)，关闭电压提供给左眼快门STL的第二透明电极，而打开电压提供给右眼快门STR的第二透明电极。于是，液晶快门眼镜60的左眼快门STL在显示左眼图像期间打开，而液晶快门眼镜60的右眼快门STR在显示右眼图像期间打开。图13图示通过本发明示例实施方式的OLED显示器显示3D图像的例子。如图13所示，在左眼图像的寻址期间，本发明实施方式的OLED显示器通过栅极驱动器顺序驱动扫描线，并将所有的像素充电至数据电压。接下来，在左眼图像的光发射期间，OLED显示器通过栅极驱动器同时驱动发射线而使像素能同时发光。在左眼图像的光发射期间，OLED显示器打开液晶快门眼镜的左眼快门STL并接收从像素入射的左眼图像。液晶快门眼镜的右眼快门STR在左眼图像的显示期间关闭。此外，在右眼数据的寻址期间，本发明实施方式的OLED显示器通过栅极驱动器顺序驱动扫描线，并将所有的像素充电至数据电压。接下来，在右眼图像的光发射期间，OLED 显示器通过栅极驱动器同时驱动发射线而使像素能同时发光。在右眼图像的光发射期间， OLED显示器打开液晶快门眼镜的右眼快门STL并接收从像素入射的右眼图像。液晶快门眼镜的左眼快门STL在右眼图像的显示期间关闭。如图I(A)中所示，在2D模式中，本发明实施方式的OLED显示器通过栅极驱动器实现顺序寻址操作和顺序光发射。如上所述，本发明实施方式的栅极驱动器和包括所述栅极驱动器的OLED显示器将选择块加在移位寄存器块和缓冲器块之间，从而选择性地执行顺序光发射和同时光发射。换句话说，本发明实施方式的栅极驱动器和包括所述栅极驱动器的OLED显示器在2D 模式中执行顺序寻址操作和顺序光发射，而在顺序寻址操作完成之后，在3D模式中执行同时光发射。此外，因为本发明实施方式的栅极驱动器和包括所述栅极驱动器的OLED显示器在3D模式中可利用外部控制信号来产生发射脉冲，所以容易控制发射脉冲。在本发明的实施方式中，栅极驱动器的TFT包含P型硅。但其它材料可用于栅极驱动器的TFT，例如，可使用非晶硅或二氧化硅。尽管参考多个说明性实施方式描述了本发明，但应理解的是，可以由本领域的普通技术人员构思出落入本公开内容的原理范围内的许多其它的修改和实施方式。特别地， 可以有很多落入本公开内容、附图和所附权利要求的范围内的主题组合排列的组成部分和 /或配置的各种变型和修改。除了组成部分和/或配置的变型和修改外，替代使用对本领域的普通技术人员来说也是显而易见的。
权利要求
1.一种栅极驱动器，包括移位寄存器块，包括多个串联的移位寄存器，所述多个移位寄存器的每一个响应于启动电压、第一时钟、第二时钟以及第三时钟，顺序输出扫描脉冲，所述扫描脉冲的相位移位一个水平周期；选择块，包括分别连接到所述多个移位寄存器的多个选择单元，所述多个选择单元接收所述扫描脉冲和所述第三时钟作为输入，所述多个选择单元的每一个响应于选择信号， 将所述扫描脉冲施加给所述选择单元的第一输出节点，以将所述选择单元的第一输出节点顺序设定为导通电平，并响应于所述选择信号，将所述第三时钟施加给所述选择单元的第二输出节点，以将所述选择单元的第二输出节点顺序设定为导通电平，响应于所述选择信号，根据第一公共控制信号，将所述第一输出节点同时设定为导通电平，并响应于所述选择信号，根据第二公共控制信号，将所述第二输出节点同时设定为导通电平；以及缓冲器块，包括分别连接到所述多个选择单元的多个缓冲器，从就在所述第一输出节点被设定为导通电平之后到就在所述第二输出节点被设定为导通电平之前，所述多个缓冲器的每一个产生截止电平的发射脉冲，并在就在所述第二输出节点被设定为导通电平之后，产生导通电平的发射脉冲。
2.如权利要求1所述的栅极驱动器，其中所述第一时钟、所述第二时钟以及所述第三时钟选自5-相位栅极时钟并彼此延迟预定时间，所述第一时钟具有与第一移位寄存器的扫描脉冲的相位同步的相位，所述第二时钟相对于所述第一时钟延迟两个水平周期，所述第三时钟相对于所述第二时钟延迟两个水平周期。
3.如权利要求1所述的栅极驱动器，其中所述选择信号用来选择包括所述栅极驱动器的有机发光二级管显示器的2D或3D模式，在2D模式中，所述选择信号以导通电平输入，而在3D模式中，所述选择信号以截止电平输入。
4.权利要求3所述栅极驱动器，其中在2D模式中，截止电平的第一公共控制信号和截止电平的第二公共控制信号被输入，其中在3D模式中，导通电平的第一公共控制信号在第一阶段被输入，以设定所述第一输出节点，而截止电平的第一公共控制信号在第三阶段、介于所述第一阶段和所述第三阶段之间的第二阶段以及接着所述第三阶段的第四阶段被输入，以设定所述第二输出节点，其中在3D模式中，导通电平的第二公共控制信号在所述第三阶段被输入，而截止电平的第二公共控制信号在所述第一阶段、所述第二阶段和所述第四阶段被输入。
5.如权利要求4所述的栅极驱动器，其中截止电平的发射脉冲在所述第一和第二阶段产生，而导通电平的发射脉冲在所述第三和第四阶段产生。
6.如权利要求4所述的栅极驱动器，其中所述选择单元的每一个包括响应于所述选择信号，在接收所述扫描脉冲的输入端和所述第一输出节点之间建立电流通路的第一 TFT， 响应于所述选择信号，在接收所述第三时钟的输入端和所述第二输出节点之间建立电流通路的第二 TFT，响应于所述第一公共控制信号SEB，在所述第一输出节点和接收第一 DC驱动电压(EVSQ的输入端之间建立电流通路的第三TFT，响应于所述第一公共控制信号，在接收第二DC驱动电压(EVDD)的输入端和所述第二输出节点之间建立电流通路的第四TFT，响应于所述第二公共控制信号，在接收第二 DC驱动电压(EVDD)的输入端和所述第一输出节点之间建立电流通路的第五TFT，以及响应于所述第二公共控制信号，在所述第二输出节点和接收第一 DC驱动电压(EVSQ的输入端之间建立电流通路的第六TFT。
7.一种有机发光二级管显示器，包括显示面板，包括连接到多条扫描线和多条发射线的多个像素；以及栅极驱动器，配置为将扫描脉冲提供给所述多条扫描线和将发射脉冲提供给所述多条发射线，所述栅极驱动器包括移位寄存器块，包括多个串联的移位寄存器，所述多个移位寄存器的每一个响应于启动电压、第一时钟、第二时钟以及第三时钟，顺序输出扫描脉冲，所述扫描脉冲的相位移位一个水平周期；选择块，包括多个分别连接到所述多个移位寄存器的选择单元，所述多个选择单元接收所述扫描脉冲和所述第三时钟作为输入，所述多个选择单元的每一个响应于选择信号， 将所述扫描脉冲施加给所述选择单元的第一输出节点，以将所述选择单元的第一输出节点顺序设定为导通电平，并响应于所述选择信号，将所述第三时钟施加给所述选择单元的第二输出节点，以将所述选择单元的第二输出节点顺序设定为导通电平，响应于所述选择信号，根据第一公共控制信号，将所述第一输出节点同时设定为导通电平，并响应于所述选择信号，根据第二公共控制信号，将所述第二输出节点同时设定为导通电平；以及缓冲器块，包括多个分别连接到所述多个选择单元的缓冲器，从就在所述第一输出节点被设定为导通电平之后到就在所述第二输出节点被设定为导通电平之前，所述多个缓冲器的每一个产生截止电平的发射脉冲，并在就在所述第二输出节点被设定为导通电平之后，产生导通电平的发射脉冲。
8.如权利要求7所述的有机发光二级管显示器，其中所述第一时钟、所述第二时钟以及所述第三时钟选自5-相位栅极时钟并彼此延迟预定时间，所述第一时钟具有与第一移位寄存器的扫描脉冲的相位同步的相位，所述第二时钟延迟所述第一时钟两个水平周期， 所述第三时钟延迟所述第二时钟两个水平周期。
9.如权利要求7所述的有机发光二级管显示器，其中所述选择信号用来选择所述有机发光二级管显示器的2D或3D模式，在2D模式中，所述选择信号以导通电平输入，而在3D 模式中，所述选择信号以截止电平输入。
10.如权利要求9所述的有机发光二级管显示器，其中在2D模式中，截止电平的第一公共控制信号和截止电平的第二公共控制信号被输入，其中在3D模式中，导通电平的第一公共控制信号在第一阶段被输入，以设定所述第一输出节点，而截止电平的第一公共控制信号在第三阶段、介于所述第一阶段和所述第三阶段之间的第二阶段以及接着所述第三阶段的第四阶段被输入，以设定所述第二输出节点，其中在3D模式中，导通电平的第二公共控制信号在所述第三阶段被输入，而截止电平的第二公共控制信号在所述第一阶段、所述第二阶段和所述第四阶段被输入。
11.如权利要求10所述的有机发光二级管显示器，其中截止电平的发射脉冲在所述第一和第二阶段产生，而导通电平的发射脉冲在所述第三和第四阶段产生。
12.如权利要求10所述的有机发光二级管显示器，其中所述选择单元的每一个包括 响应于所述选择信号，在接收所述扫描脉冲的输入端和所述第一输出节点之间建立电流通路的第一 TFT，响应于所述选择信号，在接收所述第三时钟的输入端和所述第二输出节点之间建立电流通路的第二 TFT，响应于所述第一公共控制信号SEB，在所述第一输出节点和接收第一DC驱动电压(EVSQ的输入端之间建立电流通路的第三TFT，响应于所述第一公共控制信号，在接收第二 DC驱动电压(EVDD)的输入端和所述第二输出节点之间建立电流通路的第四TFT，响应于所述第二公共控制信号，在接收第二 DC驱动电压(EVDD)的输入端和所述第一输出节点之间建立电流通路的第五TFT，以及响应于所述第二公共控制信号，在所述第二输出节点和接收第一 DC驱动电压(EVSQ的输入端之间建立电流通路的第六TFT。
13.如权利要求10所述的有机发光二级管显示器，其中所述第一阶段和所述第二阶段相应于用来实现所述3D图像的左眼图像数据或右眼图像数据被顺序寻址到所述像素的阶段，其中，所述第三阶段和所述第四阶段相应于寻址已经完成的像素用所述左眼图像数据或所述右眼图像数据来同时发光的阶段。
14.如权利要求7所述的有机发光二级管显示器，其中所述栅极驱动器形成在所述显示面板的非显示区域。
全文摘要
公布了一种栅极驱动器和包括所述栅极驱动器的有机发光二极管(OLED)显示器。栅极驱动器包括包括多个串联的移位寄存器的移位寄存器块，包括分别连接到所述多个移位寄存器的多个选择单元的选择块，以及包括分别连接到所述多个选择单元的多个缓冲器的缓冲器块。每个移位寄存器响应于启动电压、第一时钟、第二时钟以及第三时钟，输出扫描脉冲，所述扫描脉冲的相位移位一个水平周期。
文档编号G09G3/36GK102456330SQ20111032770
公开日2012年5月16日 申请日期2011年10月20日 优先权日2010年10月20日
发明者尹重先, 朴起秀, 李玹行 申请人:乐金显示有限公司