发光装置及其驱动方法

发光装置及其驱动方法
【专利摘要】提供一种能够防止在开启电源之后出现残像的发光装置。在切断施加给发光元件的电源电压的供应之前或之后，初始化控制对发光元件供应电源电压的晶体管的栅电极的电位。特定地，在其中该晶体管为n沟道型的情况下，初始化该栅电极的电位使得栅电压等于或低于阈值电压。在其中该晶体管为p沟道型的情况下，初始化该栅电极的电位使得栅电压等于或高于阈值电压。
【专利说明】发光装置及其驱动方法

【技术领域】
[0001]本发明涉及物质、方法、制造方法、工艺(process)、机器(machine)、产品(manufacture)或者物质组成(composit1n of matter)。特定地,例如,本发明涉及半导体装置、显示装置、发光装置、上述装置的驱动方法、或者上述装置的制造方法。特定地，例如，本发明涉及其中在每一个像素中设置有一个或更多个晶体管的发光装置以及其驱动方法。

【背景技术】
[0002]由于使用发光元件的发光装置具有高可见度，合适于减少厚度，且没有视角上的限制，所以该发光装置引人注目，其作为CRT(阴极射线管)或液晶显示装置的替代物。取决于制造商，使用发光元件的有源矩阵显示装置的具体提出的结构彼此不同。一般来说，像素至少包括发光元件、控制向像素输入图像信号的晶体管(开关晶体管)、以及控制供应给该发光元件的电流量的晶体管(驱动晶体管)。
[0003]近年来，被称为氧化物半导体的具有半导体特性的金属氧化物引人注目作为新颖的半导体，该半导体如多晶硅或微晶硅的情况一样具有高迁移率，并如非晶硅的情况一样具有均匀的元件特性。氧化物半导体能够沉积在诸如玻璃衬底之类的具有低应变点的衬底上，并且可用于第5代(其一侧超过1000mm)或更高代的大型衬底。另外，在其中像素的晶体管中使用上述氧化物半导体代替硅或锗之类的常规半导体的发光装置趋于实用化。
[0004]专利文献I描述了其中用来驱动有机EL元件的TFT的活性层包含氧化物半导体的有机EL显示装置。专利文献2描述了其中薄膜晶体管的活性层使用氧化物半导体形成的有机场致发光显示装置。
[0005]参考文献
[0006]专利文献
[0007][专利文献I]日本专利申请公开N0.2009-031750
[0008][专利文献2]日本专利申请公开N0.2011-100092


【发明内容】

[0009]包含通过减少用作电子施主的水分或氢之类的杂质且减少氧缺陷而进行高度提纯的氧化物半导体的晶体管具有极小的截止态电流的特性。通过将具有上述特性的晶体管用于发光装置的像素，可防止由完成图像信号输入后驱动晶体管中的栅电极的电位变动导致的发光元件的亮度发生变化。然而，在上述发光装置中，即使在切断发光装置的电源后，图像信号的电位可能被保持在驱动晶体管的栅电极中。因此，在该发光装置中，有时在开启电源后可显示刚关闭电源前所显示的图像作为残像。
[0010]鉴于上述技术背景，本发明的目的是提供一种可防止在开启电源后出现残像的发光装置。本发明的目的是提供一种可防止在开启电源后出现残像的发光装置的驱动方法。
[0011]注意，这些课题的记载并不妨碍其他课题的存在。在本发明的一个实施例中，不必须要达到上述所有目的。从说明书、附图、权利要求书等的记载可明显看到其他目的，且可以从说明书、附图、权利要求书等的记载推导出其他目的。
[0012]在根据本发明的一个实施例的发光装置中，在切断供应施加到发光元件的电源电压之前或之后，初始化用于控制向发光元件供应电源电压的晶体管的栅电极的电位。特定地，在其中该晶体管为η沟道型的情况下，将栅电极与源极端子之间的电位差(栅电压)减小或低于阈值电压，来初始化栅电极的电位。在其中该晶体管为P沟道型的情况下，将栅电压增加到等于或高于阈值电压，来初始化栅电极的电位。
[0013]通过初始化上述晶体管的栅电极的电位，包含图像数据的信号的电位不保持在栅电极中且该晶体管可完全截止(非导通)。因此，可以在将施加到发光元件的电源电压施加至像素后，防止电流通过该晶体管流至发光元件。由此，在其中使用诸如包含氧化物半导体的晶体管之类的具有极低的截止态电流的晶体管的发光装置中，可以防止在开启电源后、在向像素输入具有图像数据的信号之前出现残像。
[0014]特定地，根据本发明的一个实施例的发光装置包括:面板；控制器，该控制器选择第一信号和具有图像数据的第二信号中的一个并将所选择的信号发送到面板；以及电源电路，当第二信号被控制器选择并发送到面板时该电源电路响应于来自控制器的指令向面板供应电源电压，并且在第一信号被控制器选择并发送到面板后该电源电路响应于来自控制器的指令切断向面板供应电源电压。面板具有多个像素。多个像素的每一个包括第一晶体管、第二晶体管，第一信号或者第二信号通过第一晶体管施加至该第二晶体管的栅电极，并且在第一信号施加到栅电极时该第二晶体管截止；以及发光元件，该发光元件通过第二晶体管被供应电源电压。
[0015]特定地，根据本发明的一个实施例的发光装置包括:面板；控制器，该控制器选择第一信号和具有图像数据的第二信号中的一个并将所选择的信号发送到面板；以及电源电路，在控制器选择第一信号并发送到面板后、且在控制器选择第二信号并发送到面板前，该电源电路响应于来自控制器的指令向面板供应电源电压。面板具有多个像素。多个像素的每一个包括第一晶体管、第二晶体管，第一信号或者第二信号通过第一晶体管供应给该第二晶体管的栅电极，并且在第一信号施加到栅电极时该第二晶体管截止；以及发光元件，该发光元件通过第二晶体管被供应电源电压。
[0016]特定地，在根据本发明的一个实施例的发光装置的驱动方法中，在切断向像素供应电源电压前，向用于控制向像素中的发光元件供应电源电压的晶体管的栅电极施加信号来截止该晶体管。
[0017]特定地，在根据本发明的一个实施例的发光装置的驱动方法中，在向像素供应电源电压前，向用于控制对像素的发光元件供应电源电压的晶体管的栅电极施加信号来截止该晶体管。
[0018]根据本发明的一个实施例，可以获得一种防止在电源开启后出现残像的发光装置。根据本发明的一个实施例，可以获得一种防止在电源开启后出现残像的发光装置的驱动方法。

【专利附图】

【附图说明】
[0019]图1A和IB示出发光装置的结构及像素的结构。
[0020]图2A至2D示出像素的操作。
[0021]图3A和3B示意性地示出像素部的操作。
[0022]图4示出发光装置的结构。
[0023]图5A和5B是像素的电路图。
[0024]图6示出像素部的结构。
[0025]图7是像素的截面图。
[0026]图8A至8C是像素的截面图。
[0027]图9是发光装置的透视图。
[0028]图1OA至1E是电子设备的图。
[0029]图1lA和IlB是像素的电路图及时序图。
[0030]图12示出扫描线驱动电路的电路图。
[0031]图13A至13C示意性地示出扫描线驱动电路的构成组件。
[0032]图14是移位寄存器的电路图。
[0033]图15是移位寄存器的电路图。
[0034]图16是移位寄存器的电路图。
[0035]图17是移位寄存器的电路图。
[0036]图18是虚拟级的移位寄存器的电路图。
[0037]图19是虚拟级的移位寄存器的电路图。
[0038]图20是虚拟级的移位寄存器的电路图。
[0039]图21是虚拟级的移位寄存器的电路图。
[0040]图22A和22B是反相器的电路图。
[0041]图23是时序图。
[0042]图24是面板的边框外围的照片。
具体实施例
[0043]下面，将参照附图对本发明的实施例进行详细说明。但是，本发明不局限于以下说明，而所属【技术领域】的普通技术人员可以很容易地理解一个事实就是其实施例及详细内容在不脱离本发明的宗旨及其范围的情况下可以被变换为各种各样的形式。因此，本发明不应该被解释为限定在以下所示的实施例的记载的内容中。
[0044]实施例1
[0045]在图1A的框图中示出根据本发明的一个实施例的发光装置的结构示例。虽然该框图以独立的框示出根据它们的功能被划分的元件，但是，实践中难以根据功能完全划分这些元件，在一些情况下，一个元件会具有多个功能。
[0046]图1A中的发光装置100至少包含面板103、控制器104、以及电源电路105，该面板103在像素部102中具有多个像素101。
[0047]每一个像素101包含发光元件以及用于控制该发光元件的操作的晶体管。面板103除了像素部102之外还包括用于控制像素部102的操作的各种驱动电路。
[0048]当包含图像数据的信号Sigl输入控制器104时，该控制器104具有根据面板103的规格处理信号Sigl、然后将经处理的信号Sigl供应给面板103的功能。另外，控制器104具有生成不包含图像数据的信号Sig2并将该信号供应给面板103的功能。控制器104决定对面板103施加信号Sigl还是信号Sig2。
[0049]电源电路105具有从输入至发光装置100的电源电压Vp中生成电源电压的功能；该电源电压供应给面板103、控制器104、以及发光装置100中的其他各种电路。另外，电源电路105具有将施加到发光元件的电源电压供应给像素部102内所包括的多个像素101的每一个的功能。特定地，在图1A中，固定电位Vcom(例如，接地电位)与电位Vel之间的电位差作为电源电压供应给多个像素101的每一个。控制器104具有决定电源电路105是否向多个像素101供应电源电压的功能。
[0050]注意，电源电路105可具有控制向面板103内所包括的各种驱动电路供应电源电压的功能。或者，电源电路105可具有将除了施加到发光元件的电源电压以外的电源电压供应给像素部102的功能。
[0051]接着，图1B示出像素101的具体配置示例。图1B中的像素101至少包含发光元件106、晶体管107、以及晶体管108。
[0052]发光元件106的示例包括由电流或电压控制亮度的元件。例如，OLED等可以用作发光元件106。OLED至少包含EL层、阳极、及阴极。用设置在阳极与阴极之间的单层或多层形成EL层，其中至少一个层为含有发光物质的发光层。当使用阴极的电位作为参考电位且阴极与阳极之间的电位差高于或等于发光元件106的阈值电压Vthe时，通过所供应的电流从该EL层中获得电致发光。存在从单重激发态回到基态时的发光(荧光)以及从三重激发态回到基态时的发光(磷光)作为电致发光。
[0053]晶体管107具有控制向发光元件106供应对应于电位Vcom与电位Vel之间的电位差的电源电压的功能。换言之，通过晶体管107向发光元件106供应电源电压。
[0054]晶体管108具有控制向晶体管107的栅电极输入由控制器104施加至面板103的信号Sigl或信号Sig2的功能。
[0055]特定地，在像素101中，晶体管107的源极端子和漏极端子中的连接至被施加电位Vel的引线110，另一个连接至与发光元件106的阳极和阴极中的一个。发光元件106的阳极和阴极中的另一个连接至被施加电位Vcom的引线109。另外，晶体管108的源极端子和漏极端子中的一个连接至被施加信号Sigl或信号Sig2的电位的引线111，另一个连接至晶体管107的栅电极。晶体管108的栅电极被施加用于导通/截止晶体管108的信号。
[0056]注意，在本说明书中，“连接”是指电连接，且对应于其中可供应或传输电流、电压、或电位的状态。因此，电连接状态并不仅仅意味着直接连接的状态，而且指可其中可通过诸如电阻器、二极管、晶体管、电感器、电容器之类的电路元件供应或传输电流、电压、或电位的间接连接的状态。因此，像素101根据需要也可进一步包括诸如晶体管、二极管、电阻器、电容器、电感器之类的其他电路元件。
[0057]此外，即使在电路图中不同的组件彼此连接时，实际上存在一个导电膜具有多个组件功能的情况，诸如其中引线的一部分用作电极的情况等。在本说明书中，“连接”还意味着其中一个导电膜具有多个组件功能的情况。
[0058]另外，晶体管的“源极端子”是指作为活性层的一部分的源区或连接至活性层的源电极。类似地，晶体管的“漏极端子”是指作为活性层的一部分的漏区或连接至活性层的漏电极。
[0059]注意，取决于根据晶体管的沟道类型或施加到源极端子和漏极端子的电位电平，术语晶体管的“源极端子”和“漏极端子”彼此互换。一般来说，对η沟道型晶体管中的源极端子和漏极端子而言，向其施加低电位的一个端子称为源极端子，而向其施加高电位的一个端子称为漏极端子。对P沟道型晶体管的源极端子和漏极端子而言，向其施加低电位的一个端子称为漏极端子，而向其施加高电位的一个端子称为源极端子。在本说明书中，虽然有时为了方便起见假设源极端子和漏极端子是固定的来说明晶体管的连接关系，但是源极端子和漏极端子的名称取决于上述电位关系彼此互换。
[0060]在本发明的一个实施例中，在用于在像素部102中显示图像的常规操作状态下，包含图像数据的信号Sigl施加至引线111。另外，在切断向像素101供应电源电压前(即，在常规操作状态到非操作状态的过渡前)，或者在切断向像素101供应电源电压后的非操作状态中，将不包含图像数据的信号Sig2施加至引线111。
[0061]参照图2A至2D描述图1B所示的像素101的操作示例。图2A至2D示意性地示出像素101的操作。图2A至2D各自示出其中用于保持晶体管107的栅电压的电容器112被包括在像素101中的示例。注意，在其中形成在晶体管107的栅电极与活性层之间的栅极电容或栅电极的寄生电容足够大的情况下，电容器112未必一定要设置在像素101中。另夕卜，在图2A至2D中，以开关表不晶体管108。
[0062]图2A示意性地示出其中向像素101输入包含图像数据的信号Sigl的情况下像素101的操作。在图2A中，信号Sigl的电位从引线111通过导通的晶体管108施加到晶体管107的栅电极。电荷根据上述电位累积在电容器112中。在其中引线109与引线110之间施加电源电压的情况下，根据信号Sigl的电位确定晶体管107的漏电流的值，并且根据漏电流的值确定发光元件106的亮度。
[0063]图2B示意性地示出当信号Sigl保持在像素101中时像素101的操作。在图2B中，晶体管108被截止，藉此引线111与晶体管107的栅电极电隔离。因此，所累积的电荷保持在电容器112中，并且晶体管107的栅电极的电位也被保持。在引线109与引线110之间施加有电源电压的情况下，即使在晶体管108截止后，根据信号Sigl的电位而确定的晶体管107的漏电流的值以及发光元件106的亮度还被保持。
[0064]在其中晶体管108的截止态电流极小的情况下，可以防止保持在电容器112中的电荷通过晶体管108泄漏。在该情况下，在晶体管108截止以完成向像素101输入信号Sigl后，晶体管107的栅电极的电位几乎不改变；因此，可以防止发光元件106的亮度变化。
[0065]注意，在其中晶体管108的截止态电流极小的情况下，在切断向图1A所示的发光装置100供应电源电压Vp后，累积在电容器112中的电荷可被保持。图2C示意性地示出在其中切断电源电压Vp的供应后电荷累积在电容器112中的情况下像素101的操作。在图2C中，晶体管107导通；因此，当再次向发光装置100供应电源电压Vp且向像素101中的引线109与引线110之间施加电源电压时，电流施加至发光元件106。作为结果，在再次供应电源电压Vp后，在像素部102中显示出刚切断电源电压Vp供应前由信号Sigl显示在像素部102中的图像作为残像。
[0066]由此，在本发明的一个实施例中，在切断向像素101供应施加到发光元件106的电源电压(特定地，施加在引线109与引线110之间的电源电压)之前或之后，通过向像素101输入不包含图像数据的信号Sig2来初始化晶体管107的栅电极的电位。
[0067]图2D示意性地示出其中在向像素101输入不包含图像数据的信号Sig2的情况下的像素101的操作。在图2D中，信号Sig2的电位从引线111通过导通的晶体管108施加到晶体管107的栅电极。在其中晶体管107为η沟道型的情况下，信号Sig2具有一电平使得晶体管107的栅电压等于或低于阈值电压。在其中晶体管107为P沟道型的情况下，信号Sig2具有一电平使得晶体管107的栅电压等于或高于阈值电压。
[0068]因此，在其中电荷根据信号Sigl的电位累积在电容器112中的情况下，通过将信号Sig2的电位输入到像素101，来释放该电荷。因此，晶体管107截止，并且无论引线109与引线110之间是否施加有电源电压，发光元件106都不发光。
[0069]虽然图1B示出其中晶体管107及晶体管108都具有单栅结构的示例，但是每一个晶体管可具有其中包括电连接至彼此的多个栅电极的多栅结构以使得包括多个沟道形成区。
[0070]接着，参照图3A和3B描述在图1A所示的发光装置100中切断向像素部102供应电源电压和再次向像素部102供应电源电压的时序的示例。图3A和3B示意性地示出像素部102的操作。水平方向表示时间，且垂直方向表示在像素部102中逐行选择的像素101之一的位置。
[0071]在图3A中设置有周期T2。在周期T2中，在设置向像素部102供应电源电压前，向像素部102所包括的多个像素101逐行输入信号Sig2，且可在多个像素101中初始化晶体管107的栅电极的电位。
[0072]在周期T2后，设置项像素部102供应电源电压。在本发明的一个实施例中，由于在周期T2中初始化晶体管107的栅电极的电压，即使在再次设置向像素部102供应电源电压后，在像素部102中也不会出现残像。
[0073]在图3A中设置有周期Tl。在周期Tl中，向像素部102所包括的多个像素101逐行输入信号Sigl并保持该信号Sigl。在周期Tl中，根据包含图像数据的信号Sigl的电位确定晶体管107的栅电压，且因此还根据信号Sigl的电位确定提供至发光元件106的电流值。作为结果，在周期Tl中在像素部102中显示图像。
[0074]在图3B中，依次设置有周期Tl及周期T2。在周期Tl中，向像素部102所包括的多个像素101逐行输入信号Sigl并保持该信号Sigl。在周期T2中，在切断向像素部102供应电源电压前，向像素部102所包括的多个像素101逐行输入信号Sig2，并且可在多个像素101中初始化晶体管107的栅电极的电位。
[0075]在本发明的一个实施例中，由于在周期T2中初始化晶体管107的栅电极的电位，即使在再次向像素部102供应电源电压后，在像素部102中也不会出现残像。
[0076]实施例2
[0077]在本实施例中，详细描述图1A中所示的发光装置100的结构示例。
[0078]图4是示出根据本发明的一个实施例的发光装置的结构示例的框图。图4中的发光装置100与图1A同样地包含面板103、控制器104、以及电源电路105，该面板103在像素部102中包含多个像素101。图4中的发光装置100还包含输入装置120、CPU121、图像处理电路122、以及图像存储器123。图4中的发光装置100的面板103包括信号线驱动电路(源极驱动器)124以及扫描线驱动电路(栅极驱动器)125。
[0079]输入装置120具有项发光装置100所包括的CPU121商家数据或指令的功能。例如，输入装置120可对CPU121施加使像素部102从操作状态转变为非操作状态的指令或者与此相反的指令。作为输入装置120，可以使用键盘、指向装置、以及触摸屏等。
[0080]CPU121具有对从输入装置120输入的指令进行译码而通过总体地控制发光装置100所包括的各种电路的操作来执行该指令的功能。
[0081]例如，在其中从输入装置120发送来使像素部102从操作状态转变为非操作状态的指令的情况下，CPU121向控制器104供应指令来向面板103输入信号Sig2。进一步，CPU121向控制器104提供指令以切断从电源电路105向像素部102供应电源电压。
[0082]在其中从输入装置120发送来使像素部102从非操作状态转变为操作状态的指令的情况下，CPU121向控制器104提供指令以向面板103输入信号Sig2。进一步，CPU121向控制器104供应指令以从电源电路105向像素部102供应电源电压。
[0083]图像存储器123具有储存输入到发光装置100的图像数据126的功能。注意，虽然在图4的发光装置100中仅提供了一个图像存储器123，但是还可在发光装置100中设置多个图像存储器123。例如,在其中像素部102使用对应于诸如红色、蓝色和绿色之类的色彩(hue)的三个图像数据126来显示全彩色图像的情况下，可设置对应于每一个图像数据126的图像存储器123。
[0084]作为图像存储器123，例如，可以使用诸如动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)之类的存储电路。或者，也可使用视频随机存取存储器(VRAM)作为图像存储器123。
[0085]图像处理电路122具有响应于来自控制器104的指令对图像存储器123进行写入和读出图像数据126、并从图像存储器123读出的图像数据126中生成信号Sigl的功能。
[0086]扫描线驱动电路125具有按行选择像素部102所包括的多个像素101的功能。
[0087]信号线驱动电路124具有将从控制器104施加的信号Sigl或信号Sig2供应给由扫描线驱动电路125选择的行中的像素101的功能。
[0088]注意控制器104具有向面板103供应用来驱动信号线驱动电路124和扫描线驱动电路125等的各种驱动信号的功能。驱动信号包括用来控制信号线驱动电路124的操作的信号线驱动电路起始脉冲信号SSP及信号线驱动电路时钟信号SCK、锁存信号LP、控制扫描线驱动电路125的操作的扫描线驱动电路起始脉冲信号GSP及扫描线驱动电路时钟信号GCK 等。
[0089]本实施例可以与其他实施例适当地组合。
[0090]实施例3
[0091]在本实施例中，描述图1A所示的发光装置100所包括的像素101的特定结构的示例。
[0092]图5A是像素101的电路图的示例。像素101包含控制向像素101输入信号Sigl或信号Sig2的晶体管108、发光元件106、响应于信号Sigl或信号Sig2来控制供应给发光元件106的电流值的晶体管107、以及用来保持信号Sigl或信号Sig2的电位的电容器112。
[0093]发光元件106的示例包括由电流或电压控制亮度的元件。例如，在其中OLED等用作发光元件106时，阳极和阴极中的一个用作像素电极，而另一个用作对电极。
[0094]根据输入到像素101的信号Sigl或信号Sig2来控制发光元件106的像素电极的电位。发光元件106的亮度取决于像素电极与对电极之间的电位差。在像素部102所包括的多个像素101的每一个中，根据包含图像数据的信号Sigl来控制发光元件106的亮度，藉此在像素部102中显示图像。
[0095]接着，描述像素101所包括的晶体管108、晶体管107、电容器112、以及发光元件106的连接。
[0096]晶体管108的源极端子和漏极端子中的一个连接至引线111，而另一个连接至晶体管107的栅电极。晶体管108的栅电极连接至引线134。晶体管107的源极端子和漏极端子中的一个连接至引线110，而另一个连接至发光元件106。特定地，晶体管107的源极端子和漏极端子中的另一个连接至发光元件106的像素电极。发光元件106的对电极连接至引线109。
[0097]当氧化物半导体包括在晶体管108中的沟道形成区时，可获得具有极小截止态电流的晶体管108。进一步，当具有上述结构的晶体管108用于像素101时，与使用包括诸如硅或锗之类的一般半导体材料的晶体管的情况相比，可更有效地防止累积在晶体管107的栅电极中的电荷的泄漏。
[0098]图5B是像素101的另一个示例。
[0099]图5B是像素101的电路图的示例。像素101包含晶体管107、晶体管108、晶体管130至132、发光元件106、以及电容器112。
[0100]晶体管108具有控制引线111与电容器112的一对电极中的一个之间的连接的功能。电容器112的一对电极中的另一个连接至晶体管107的源极端子和漏极端子中的一个。晶体管130具有控制引线133与晶体管107的栅电极之间的连接的功能。晶体管131具有控制电容器112的一对电极中的一个与晶体管107的栅电极之间的连接的功能。晶体管132具有控制晶体管107的源极端子和漏极端子中的一个与发光元件106的阳极之间的连接的功能。
[0101]此外，在图5B中，晶体管107的源极端子和漏极端子中的另一个连接至引线110。
[0102]由连接至晶体管108的栅电极的引线134的电位确定晶体管108的导通/截止状态。由连接至晶体管130的栅电极的引线134的电位确定晶体管130的导通/截止状态。由连接至晶体管131的栅电极的引线135的电位确定晶体管131的导通/截止状态。由连接至晶体管132的栅电极的引线136的电位确定晶体管132的导通/截止状态。
[0103]当氧化物半导体包含在晶体管108、晶体管130、及晶体管131中的沟道形成区时，可获得具有极小截止态电流量的晶体管108、130及131。进一步，当具有上述结构的晶体管108、130及131用于像素101时，与使用包括诸如硅或锗之类的一般半导体的晶体管的情况相比，可更有效地防止累积在晶体管107的栅电极中的电荷的泄漏。
[0104]在图5A中示出像素101中使用具有极小截止态电流的晶体管108，且在图5B中示出像素101中使用具有极小截止态电流的晶体管108、130及131 ;因此，其中保持晶体管107的栅电极的电位的周期可更长。因此，例如，在其中向像素部102写入包含相同图像数据的信号Sigl达连续帧周期时，像静态图像，即使当驱动频率较低时也可以维持显示图像，换言之，减少一定周期内信号Sig2的写入循环的次数。例如，其中使用已高度提纯的氧化物半导体用于活性层的晶体管108，藉此可将信号Sigl的写入之间的间隔增加至10秒或更长，优选为30秒或更长，更优选为I分钟或更长。信号Sigl的写入之间的间隔越长，可减小更多耗电量。
[0105]此外，由于可保持信号Sigl的电位达较长周期，即使当用于保持信号Sigl的电位的电容器112没有连接至晶体管107的栅电极时，也可以防止显示的图像品质的降低。因此，通过减少电容器112的尺寸或者通过不设置电容器112可增加开口率。因此，可获得具有长使用寿命的发光元件106，藉此可增加发光装置100的可靠性。
[0106]注意，图5A和5B中的像素101根据需要还可具有另一个电路元件，诸如晶体管、二极管、电阻器、电容器、或电感器。
[0107]图5A中的像素101包含电容器112 ;但是，在其中晶体管107的栅电极与活性层之间生成的栅极电容或栅电极的寄生电容足够大的情况下，即，在其中可由另一个电容器能够充分保持信号Sigl或信号Sig2的电位的情况下，未必一定要在像素101中设置电容器 112。
[0108]在图5A和5B中，各晶体管在半导体膜的至少一侧上具有栅电极；可选地，各晶体管也可各自具有夹着半导体膜的一对栅电极。当一对栅电极的一个为背栅电极时，该背栅电极既可浮动，又可被外部地施加电位。当在后者的情况下，相同电平的电位可施加至一般的栅电极及背栅电极，或者诸如接地电位之类的固定电位可只施加至背栅电极。控制施加至背栅电极的电位的电平，可控制晶体管的阈值电压。通过设置背栅电极，沟道形成区扩大而可增加漏极电流。此外，背栅电极的设置促进在半导体膜中的耗尽层的形成，这可导致较低的亚阈值摆幅(S值)。
[0109]图5A和图5B中的晶体管全都是η沟道型晶体管。当像素101中的所有晶体管都具有相同沟道类型时，可省略制造晶体管时的一些步骤，例如，对半导体膜添加施加一个导电类型的杂质元素的工序。注意，在根据本发明的一个实施例的发光装置中，像素101中的晶体管不一定要全都是η沟道型晶体管。在其中发光元件106的阴极连接至引线109时，优选至少晶体管107为η沟道型晶体管，而在其中发光元件106的阳极连接至引线109时，优选至少晶体管107为P沟道型晶体管。
[0110]当其中晶体管107在饱和区中操作时，其沟道长度或沟道宽度优选长于像素101中的晶体管107以外的晶体管。当沟道长度增加时，饱和区中的特性具有平坦曲线；由此，可以降低扭结效应(kink effect)。或者，沟道长度的增长允许即使在饱和区域中也有大量电流流过晶体管107。
[0111]图5A和5B各自示出像素101中的晶体管具有一个栅电极和一个沟道形成区的单栅结构的情况；但是，本发明的晶体管不局限于该单栅极晶体管。像素101中的晶体管的任何或者所有晶体管可具有包括彼此电连接的多个栅电极和多个沟道形成区的多栅结构。
[0112]接着，描述像素部102的结构示例，给出图5A所示的像素101为示例。图6是像素部102的特定电路图的示例。
[0113]如图6所示，像素部102包含多个引线111、多个引线134、多个引线110、以及引线109。例如，在其中图4所示的发光装置100的情况下，多个引线111连接至信号线驱动电路124，多个引线134连接至扫描线驱动电路125，多个引线110及引线109连接至电源电路 105。
[0114]每一像素101连接至多个引线111中的一个、多个引线134中的一个、以及多个引线110中的一个。所有的像素101连接至引线109。
[0115]在图6所示的像素部102中，当向像素101输入信号Sigl或信号Sig2时，依次选择多个引线134。在连接至所选择的引线134的各像素101中，其栅电极连接至引线134的晶体管108被导通。晶体管108被导通，藉此输入到多个引线111的每一个的信号Sigl或信号Sig2的电位施加至晶体管107的栅电极。当完成引线134的选择时，晶体管108截止且信号Sigl或信号Sig2的电位保持在晶体管107的栅电极中。
[0116]在其中包含图像数据的信号Sigl输入像素101的情况下，根据信号Sigl的电位确定发光元件106的发光状态。特定地，当响应于信号Sigl的电位而导通晶体管107时，发光兀件106被供应电流且然后处于发光状态。当响应于信号Sigl或信号Sig2的电位而截止晶体管107时,发光兀件106不被供应电流而处于非发光状态。
[0117]通过上述操作，像素部102可显示图像。
[0118]注意，像素101也可以具有图1lA所示的结构。图1lA所示的像素101具有向图5B所示的像素101的结构中添加晶体管139的结构。晶体管139的源极端子和漏极端子中的一个连接至电容器112的一对电极中的另一个、晶体管107的源极端子和漏极端子中的一个、以及晶体管132的源极端子和漏极端子中的一个。晶体管139的源极端子和漏极端子中的另一个连接至引线138。晶体管139的栅电极连接至引线137。注意图5B是其中晶体管132的栅电极连接至引线136的示例，而图1lA是其中晶体管132的栅电极连接至引线135的示例。
[0119]图1lB是提供至连接至图1lA所示的像素101的引线134(G1)、引线135(G2)、和引线137 (G3)的电位、以及供应给引线Ill(DATA)的电位的时序图。注意图1lB所示的时序图是其中图1lA所示的像素101所包括的晶体管为η沟道型晶体管的示例。
[0120]首先，在周期I中，低电平电位施加到引线G1，高电平电位施加到引线G2，且高电平电位施加到引线G3。因此，晶体管131、132及139被导通，且其他晶体管被截止。晶体管132及139被导通，藉此作为引线138的电位的电位VO施加到晶体管107的源极端子和漏极端子中的一个及电容器112的一对电极中的另一个(以节点A表示)。然后，引线G2转换为低电平电位，藉此晶体管131及132被截止，节点A保持在电位V0。
[0121]电位Vano施加到引线110 (ANODE (阳极))，而电位Vcat施加到发光元件106的阴极。电位Vano优选高于电位VO和发光兀件106的阈值电位Vthe的总和。
[0122]接着，描述周期2。在周期2中，高电平电位施加到引线G1，低电平电位施加到引线G2，且低电平电位施加到引线G3。因此，晶体管108及130被导通，而晶体管131、132及139被截止。
[0123]在从周期I向周期2过渡时，在施加到引线Gl的电位从低电平转换为高电平后，优选地将施加到引线G3的电位从高电平转换为低电平，藉此防止由于施加到引线Gl的电位的转换引起的节点A的电位的改变。
[0124]电位Vano施加到引线110 (ANODE)，且电位Vcat施加到发光元件106的阴极。然后，图像信号的电位Vdata施加到引线111 (DATA(数据))，且电位Vl施加到引线133。注意电位Vl优选高于电位VO和晶体管107的阈值电压Vth的总和且低于电位Vano和晶体管107的阈值电压Vth的总和。
[0125]注意在图1lA所示的像素结构中，即使电位Vl高于电位Vcat和发光元件的阈值电压Vthe的总和，只要晶体管132被截止，发光元件106就不发光。因此，可扩大可允许的电位VO的范围，并且，还可增加Vl-VO的可允许范围。作为增加Vl-VO的值的自由度的结果，即使在获得晶体管的阈值电压所需要的时间被缩短或受限的情况下，也可准确地获得晶体管的阈值电压。
[0126]通过上述操作，将比晶体管107的阈值电压高的电位Vl施加到晶体管107的栅电极(以节点B表示)，藉此晶体管107被导通。因此，电容器112中的电荷通过晶体管107被释放，且作为节点A的电位的电位VO开始上升。当节点A的电位最终达到电位Vl-Vth时，g卩，当晶体管107的栅电压减小到晶体管107的阈值电压Vth时，晶体管107被截止。
[0127]当晶体管107被截止时，晶体管107的源极端子和漏极端子中的一个的电位变为晶体管107的栅电极的电位(在此为VI)减去晶体管107的阈值电压的电位，即Vl-Vth。电位Vdata施加到电容器112的一个电极(以节点C表示)。
[0128]接着，描述周期3。在周期3中，电流流入发光元件106以使发光元件106发光。在周期3中，低电平电位施加到引线G1，高电平电位施加到引线G2，且低电平电位施加到引线G3。因此，晶体管131及132被导通，而晶体管107、108、130、及139被截止。
[0129]当周期2向周期3过渡时，在将施加到引线Gl的电位从高电平转换为低电平之后，优选地施加到引线G2的电位从低电平转换为高电平，藉此防止由于施加到引线Gl的电位的转换引起的节点A的电位的改变。
[0130]电位Vano施加到引线llO(ANODE),电位Vcat施加到发光元件106的阴极。
[0131]通过上述操作，电位Vdata施加到节点B ;因此，晶体管107的栅电压成为Vdata-Vl+Vth。因此，晶体管107的栅电压可以具有加有阈值电压Vth的值。通过上述结构，晶体管107的阈值电压Vth的偏差可减少到2Q左右。此外，可响应于由于晶体管107的劣化引起的阈值电压Vth的变化。因此，可抑制供应给发光元件106的电流值的偏差，藉此减少发光装置的亮度不均匀。
[0132]注意在此通过显著改变施加到引线G2的电位，藉此可防止晶体管132的阈值电压的偏差对于供应给发光元件106的电流值的影响。换言之，施加到引线G2的高电平电位远高于晶体管132的阈值电压，并且，施加到引线G2的低电平电位远低于晶体管132的阈值电压；因此，晶体管132的导通/截止的切换是可靠的，可防止晶体管132的阈值电压的偏差对于发光元件106的电流值的影响。
[0133]图12是使用图1lA所示的像素101以及图1lB所示的时序图可操作的扫描线驱动电路的示例。图13A至13C是分别示出作为该扫描线驱动电路的组件的移位寄存器、虚拟级中的移位寄存器、以及反相器的端子的位置的示意图。
[0134]图14和15是可用作图13A所示的寄存器的电路图。在该电路的每一个中，如图16和图17所示，晶体管可具有背栅电极。
[0135]图18和19是可用作虚拟级中的寄存器的电路图。在各电路中，如图20和图21所示，晶体管可具有背栅电极。图22A和22B是可用作反相器的电路图。
[0136]图12所示的扫描线驱动电路可使用图23所示的时序图而操作。
[0137]图24是面板边框外围的照片。该面板包含图1lA所示的像素电路以及图12所示的扫描线驱动电路(栅极驱动器)。表I示出该面板的规格。扫描线驱动电路的宽度为
3.5_，这意味着可通过使用本实施例所说明的扫描线驱动电路来制造具有窄边框的面板。
[0138][表 I]
[0139]

【权利要求】
1.一种发光装置，包括: 包含多个像素的面板； 控制器；以及 电源电路， 其中，所述控制器将第一信号和第二信号中的一个发送到所述面板， 所述电源电路配置为当所述控制器将所述第二信号发送到所述面板时向所述面板提供电源电压的供应，并且在所述控制器将所述第一信号发送到所述面板后切断向所述面板供应所述电源电压， 其中所述多个像素的每一个包括第一晶体管、第二晶体管、以及发光元件， 其中当通过所述第一晶体管将所述第一信号施加到所述第二晶体管的栅电极时，所述第二晶体管被截止，且 其中所述发光元件配置为通过所述第二晶体管被施加所述电源电压。
2.一种发光装置，包括: 包含多个像素的面板； 控制器；以及 电源电路， 其中，所述控制器配置为将第一信号和第二信号中的一个发送到所述面板， 其中所述电源电路配置为在所述控制器将所述第一信号发送到所述面板后且在所述控制器将所述第二信号发送到所述面板前，对所述面板提供电源电压的供应， 其中所述多个像素的每一个包括第一晶体管、第二晶体管、以及发光元件， 其中当所述第一信号通过所述第一晶体管施加到所述第二晶体管的栅电极时，所述第二晶体管被截止，且 其中所述发光元件配置为通过所述第二晶体管被施加所述电源电压。
3.根据权利要求1所述的发光装置，其中包括在所述第二晶体管内的半导体膜包括氧化物半导体。
4.根据权利要求2所述的发光装置，其中包括在所述第二晶体管内的半导体膜包括氧化物半导体。
5.根据权利要求1所述的发光装置，其中所述第二信号包含图像数据。
6.根据权利要求2所述的发光装置，其中所述第二信号包含图像数据。
7.根据权利要求1所述的发光装置，其中所述第二晶体管的栅电极配置为被施加所述第一信号或所述第二信号。
8.根据权利要求2所述的发光装置，其中所述第二晶体管的栅电极配置为被施加所述第一信号或所述第二信号。
9.一种发光装置的驱动方法，包括: 在切断向像素供应电源电压前，向晶体管的栅电极施加信号来截止所述晶体管， 其中，所述晶体管控制向所述像素中的发光元件供应所述电源电压。
10.一种发光装置的驱动方法，包括: 在向像素提供电源电压的供应前，向晶体管的栅电极施加信号来截止所述晶体管， 其中，所述晶体管控制向所述像素中的发光元件供应所述电源电压。
【文档编号】G09G3/30GK104170001SQ201380013921
【公开日】2014年11月26日 申请日期:2013年2月22日 优先权日:2012年3月13日
【发明者】丰高耕平, 楠纮慈 申请人:株式会社半导体能源研究所