液晶显示器的像素电路及其控制方法
【专利摘要】本发明披露了一种液晶显示器的像素电路及其控制方法。该液晶显示器的像素电路包含第一开关、第二开关、第三开关、储存电容及液晶电容。第一开关依据第一栅极线的电位，控制数据线与储存电容之间的电性连接。第二开关依据第二栅极线的电位，控制储存电容与液晶电容之间的电性连接。第三开关依据第一栅极线的电位，控制偏压线与液晶电容之间的电性连接。在液晶显示器的每一帧周期内，当第一开关及第三开关开启时，第二开关关闭，而当第二开关开启时，第一开关及第三开关关闭。
【专利说明】液晶显示器的像素电路及其控制方法
【技术领域】
[0001]本发明涉及一种液晶显示器的像素电路及其控制方法，特别是涉及一种可快速对像素进行充电的液晶显示器的像素电路及其控制方法。
【背景技术】
[0002]液晶显示器(liquid crystal display, LCD)发展至今已多年，早期液晶电视发展着力于重量轻、体积小，并且成功取代笨重且大体积的映像管显示器(cathode ray tubedisplay)。近年来，消费者追求高品质的影音娱乐与声光效果，于是液晶电视研发目标转向于高画质与大尺寸电视，以符合消费市场的期待。由于蓝相液晶(blue phase liquidcrystal ；BPLC)有着较传统液晶快10倍以上的反应速度，而使蓝相液晶显示器被誉为下一世代的高阶显示器。但因蓝相液晶的等效电容值较传统液晶大，以至于现有技术中的1T2C(—个晶体管两个电容)像素电路，无法快速地将蓝相液晶充电至所需的灰阶电压。此夕卜，蓝相液晶也较传统液晶需要更高的操作电压，以达到较大的穿透度。
[0003]请参考图1，图1为现有技术的液晶显示器的像素电路100的电路图。像素电路100采用1T2C的架构，而包含开关Ta、储存电容Cst及液晶电容Q，其中开关Ta为一个晶体管。开关Ta的控制端依据栅极线Gn的电位，控制开关1\的开启和关闭。当开关1\开启时，液晶显示器的数据线上的数据电压Vdata即会被施加到储存电容Cst和液晶电容Q，以对储存电容Cst和液晶电容Clc进行充电，而使得像素电路100的灰阶电压被更新(refresh)。然而，因蓝相液晶的储存电容Cst和液晶电容相较于传统液晶的大数十倍甚至一百多倍，故藉由1T2C架构的像素电路100已不足以快速地将蓝相液晶的储存电容Cst和液晶电容Q充电至所需的灰阶电压。
【发明内容】
[0004]本发明的一实施例提供一种液晶显示器的像素电路。像素电路包含第一开关、第二开关、第三开关、储存电容以及液晶电容。第一开关包含第一端、第二端及控制端。第一开关的第一端接收数据电压，第一开关的控制端耦接至第一栅极线。第二开关包含第一端、第二端及控制端，第二开关的第一端耦接至第一开关的第二端，而第二开关的控制端耦接至第二栅极线。第三开关包含第一端、第二端及控制端，第三开关的第一端耦接至第二开关的第二端，第三开关的第二端接收偏压，第三开关的控制端耦接至第一栅极线。储存电容包含第一端及第二端，储存电容的第一端耦接至第一开关的第二端及第二开关的第一端。液晶电容包含第一端及第二端，液晶电容的第一端耦接至第二开关的第二端及第三开关的第一端，液晶电容的第二端耦接至共同电极。其中在液晶显示器的每一帧周期内，当第一开关及第三开关开启时，第二开关关闭，而当第二开关开启时，第一开关及第三开关关闭。
[0005]本发明的一实施例提供一种控制液晶显示器的像素电路的方法。像素电路包含第一开关、第二开关、第三开关、储存电容及液晶电容。第一开关的第一端接收数据电压，第一开关的第二端耦接至第二开关的第一端及储存电容的第一端，而第一开关的控制端耦接至第一栅极线。第二开关的第二端耦接至第三开关的第一端及液晶电容的第一端，而第二开关的控制端耦接至第二栅极线。第三开关的第二端接收偏压，而第三开关的控制端耦接至第一栅极线。液晶电容的第二端耦接至共同电极。所述方法包含:在液晶显示器的每一帧周期内，当开启第一开关及第三开关时，关闭第二开关；及在液晶显示器的每一帧周期内，当开启第二开关时，关闭第一开关及第三开关。
[0006]通过本发明实施例的像素电路，在每一帧周期内，当更新(refresh)任一像素的显示数据时，可分两时段对像素进行控制。在第一时段，像素电路的储存电容及液晶电容被电性隔离，并分别地被充电。在第二时段，储存电容及液晶电容之间的电性连结会被建立，而使储存电容及液晶电容可彼此分享电荷。藉此，像素电路的储存电容及液晶电容的电位可在极短的充电时间内被更新至所需的灰阶电压。
【专利附图】
【附图说明】
[0007]图1为现有技术的液晶显示器的像素电路的电路图。
[0008]图2为本发明一实施例的液晶显示器的像素电路的电路图。
[0009]图3为图2的像素电路的时序图。
[0010]图4示出了图2及图1的像素电路于驱动具相同电容值的储存电容及液晶电容时，其像素的电压的波形。
[0011]图5至图7示出了图2的像素电路于各种数据电压及偏压下，且储存电容的第二端接地时，藉由计算机模拟辅助所得到的电位V1及V2的波形。
[0012]图8至图10示出了图2的像素电路于各种数据电压及偏压下，且储存电容的第二端耦接至共同电极时，藉由计算机模拟辅助所得到的电位V1及V2的波形。
[0013]附图符号说明
[0014]100、200像素电路
[0015]401、402、403、501、502、601、602、 曲线
[0016]701、702、801、802、901、902、
[0017]1001、1002
[0018]Cst储存电容
[0019]Clc液晶电容
[0020]GND接地端
[0021]Gn栅极线
[0022]Gm第一栅极线
[0023]GMb第二栅极线
[0024]N11、N21、N31、N41、N51第一端
[0025]N12、N22、N32、N42、N52第二端
[0026]NIC、N2C、N3C控制端
[0027]Sffl第一开关
[0028]SW2第二开关
[0029]SW3第三开关
[0030]T1第一时段
[0031]T2第二时段
[0032]Ta开关
[0033]Tf帧周期
[0034]V1^V2电位
[0035]Vh第一电位
[0036]Vl第二电位
[0037]Vc_共同电极
[0038]Vdata数据电压
[0039]Vsyn偏压
【具体实施方式】
[0040]请参考图2，图2为本发明一实施例的液晶显示器的像素电路200的电路图。像素电路200采用3T2C (三个晶体管两个电容)的架构，而包含第一开关SW1、第二开关SW2、第三开关SW3、储存电容Cst及液晶电容(^。其中第一开关SWl、第二开关SW2和第三开关SW3可分别为一个晶体管。
[0041]第一开关SWl的第一端Nll从液晶显示器的数据线接收数据电压Vdata，第一开关SW2的第二端N12耦接至第二开关SW2的第一端N21及储存电容Cst的第一端N41，而第一开关SWl的控制端NlC耦接至第一栅极线Gm。第二开关SW2的第二端N22耦接至第三开关SW3的第一端N31及液晶电容的第一端N51，而第二开关SW2的控制端N2C耦接至第二栅极线GM—b。第三开关SW3的第二端N32接收偏压VSYN，而第三开关SW3的控制端N3C耦接至第一栅极线Gm。在本实施例中，液晶电容Q的第二端N52耦接至共同电极Votm，而储存电容Cst的第二端N42耦接至接地端GND。在本发明另一实施例中，储存电容Cst的第二端N42以及液晶电容Q的第二端N52都耦接至共同电极Vkjmm。
[0042]第一开关SWl及第三开关SW3会依据第一栅极线Gm的电位而开启或关闭，而第二开关SW2会依据第二栅极线Gm b的电位而开启或关闭。请参考图3并同时参照图2，图3为图2的像素电路200的时序图。在液晶显不器的每一帧周期(frame per1d)内，可分为第一时段T1及第二时段T2。在第一时段T1，第一栅极线Gm的电位为第一电位Vh，第二栅极线Gm b的电位为第二电位\，而使得第一开关SWl及第三开关SW3被开启，第二开关SW2被关闭。其中,第一电位Vh大于第二电位Vp在第二时段T2,第一栅极线Gm的电位为第二电位\，而第二栅极线Gm b的电位为第一电位VH，而使得第二开关SW2被开启，而第一开关SWl及第三开关SW3被关闭。此外，共同电极Votm的电位会每隔一个帧周期Tf于两个电位之间切换，以使像素进行极性反转。如图3所示，本实施例中，共同电极Votm的电位会每隔一个帧周期Tf于20伏特及零伏特之间切换。但本发明并不以此为限，本领域的技术人员应可明白共同电极Votm的电位可于其他电位之间进行切换。
[0043] 藉由第一栅极线Gm及第二栅极线Gm b电位的切换，在第一时段T1，储存电容Cst及液晶电容因第二开关SW2被关闭而被电性隔离，并且因第一开关SWl及第三开关SW3的开启而分别地被数据电压Vdata及偏压Vsyn充电。由此可知,在第一时段T1,数据电压Vdata只会对储存电容Cst充电，但不会对液晶电容Q充电；而偏压Vsyn只会对液晶电容Q充电，但不会对储存电容Cst充电。也由于储存电容Cst及液晶电容Q分别地被数据电压Vdata及偏压Vsyn充电，故像素电路200的充电速度会较现有技术中的像素电路100只靠数据电压Vdata同时对储存电容Cst及液晶电容Q的充电的速度快。因此，藉由分别对储存电容Cst及液晶电容充电的方式可以缩短充电所需的时间，而使像素的灰阶电位可在极短的时间内被更新(refresh)。
[0044]此外，在第二时段T2，像素电路200的储存电容Cst及液晶电容Q则会因第二开关SW2的开启而彼此电性连接，并且因第一开关SWl及第三开关SW3的关闭而停止被数据电压Vdata及偏压Vsyn充电。也由于储存电容Cst及液晶电容Q在第二时段T2彼此电性连接，故储存电容Cst及液晶电容Q可彼此地分享电荷，而使得储存电容Cst的第一端N41的电位V1会等于液晶电容Cix的第一端N51的电位V2。此时，电位V1及V2可以表不成:
[0045]
【权利要求】
1.一种液晶显示器的像素电路，包含: 一第一开关，包含一第一端、一第二端及一控制端，该第一端接收一数据电压，而该控制端耦接至一第一栅极线； 一第二开关，包含一第一端、一第二端及一控制端，该第二开关的该第一端耦接至该第一开关的该第二端，而该第二开关的该控制端耦接至一第二栅极线； 一第三开关，包含一第一端、一第二端及一控制端，该第三开关的该第一端耦接至该第二开关的该第二端，该第三开关的该第二端接收一偏压，而该第三开关的该控制端耦接至该第一栅极线； 一储存电容，包含一第一端及一第二端，该储存电容的该第一端耦接至该第一开关的该第二端及该第二开关的该第一端；以及 一液晶电容，包含一第一端及一第二端，该液晶电容的该第一端稱接至该第二开关的该第二端及该第三开关的该第一端，而该液晶电容的该第二端耦接至一共同电极； 其中在该液晶显示器的每一帧周期内，当该第一开关及该第三开关开启时，该第二开关关闭；及 其中在该液晶显示器的每一帧周期内，当该第二开关开启时，该第一开关及该第三开关关闭。
2.如权利要求1 所述的像素电路，其中该共同电极的电位每隔一个帧周期于两个电位之间切换。
3.如权利要求1所述的像素电路，其中当该第一栅极线的电位等于一第一电位时，该第二栅极线的电位等于一第二电位，且该第一电位大于该第二电位；及 其中当该第二栅极线的电位等于该第一电位时，该第一栅极线的电位等于该第二电位。
4.如权利要求1所述的像素电路，其中该偏压随该数据电压的电位而于多个电位之间切换。
5.如权利要求4所述的像素电路，其中当该数据电压的电位为零伏特时，该偏压也为零伏特。
6.—种控制一液晶显不器的一像素电路的方法，该像素电路包含一第一开关、一第二开关、一第三开关、一储存电容及一液晶电容，该第一开关的一第一端接收至一数据电压，该第一开关的一第二端稱接至该第二开关的一第一端及该储存电容的一第一端，该第一开关的一控制端耦接至一第一栅极线，该第二开关的一第二端耦接至该第三开关的一第一端及该液晶电容的一第一端，该第二开关的一控制端耦接至一第二栅极线，该第三开关的一第二端耦接收一偏压，该第三开关的一控制端耦接至该第一栅极线，且该液晶电容的一第二端耦接至一共同电极，该方法包含: 在该液晶显示器的每一帧周期内，当开启该第一开关及该第三开关时，关闭该第二开关;及 在该液晶显示器的每一帧周期内，当开启该第二开关时，关闭该第一开关及该第三开关。
7.如权利要求6所述的方法，还包含: 其中每隔一个帧周期，将该共同电极的电位于两个电位之间切换。
8.如权利要求6所述的方法,其中当该第一栅极线的电位等于一第一电位时,该第二栅极线的电位等于一第二电位，且该第一电位大于该第二电位；及 其中当该第二栅极线的电位等于该第一电位时，该第一栅极线的电位等于该第二电位。
9.如权利要求 6所述的方法，其中该偏压随该数据电压的电位而于多个电位之间切换。
10.如权利要求9所述的方法，其中当该数据电压的电位为零伏特时，该偏压也为零伏特。
【文档编号】G09G3/36GK104050940SQ201410200595
【公开日】2014年9月17日 申请日期:2014年5月13日 优先权日:2014年3月12日
【发明者】林志隆, 涂俊达, 郑贸薰, 林敬桓, 辛坤莹 申请人:友达光电股份有限公司