时序控制器及其信号输出方法与流程

文档序号:11730521阅读:622来源:国知局
时序控制器及其信号输出方法与流程

本发明涉及一种时序控制器,且特别涉及一种时序控制器及其信号输出方法。



背景技术:

在现代,计算机、电视机、手机、个人数字助理(pda)、数字相机等电子装置,都通过显示器控制来传递讯息,使得显示器对人们的重要性日益增加。相较于传统显像管显示器,平面显示器(flatpaneldisplay,fpd)具有重量轻、体积小、及无幅射等优点,已成为显示装置的主流。一般来说,平面显示器包括时序控制器、源极驱动器、栅极驱动器,以及面板。

并且,随着平面显示器的高解析度化与多灰阶化,时序控制器与源极驱动器之间的资料量急遽增加,因而造成传送资料的数据线数量、电力消耗以及电磁干涉(electromagneticinterference,emi)噪声等也随之大幅增加。因此,如何降低时序控制器的电力消耗以及电磁干涉则成为设计时序控制器的一个重要课题。



技术实现要素:

本发明提供一种时序控制器及其信号输出方法,可降低时序控制器的电力消耗以及电磁干涉。

本发明的时序控制器,包括一接收器、一主功能电路及一传送器。接收器接收一图像差动信号,以提供一数据致能信号及一数据信号。主功能电路耦接接收器以接收数据致能信号及数据信号,并且提供数据致能信号及数据信号。传送器耦接主功能电路以接收数据致能信号及数据信号,以依据数据信号提供一源极差动信号至一源极驱动器,并且依据数据致能信号调整源极差动信号的摆动幅度。

本发明的时序控制器的信号输出方法,包括下列步骤。时序控制器依据一图像差动信号产生一数据致能信号及一数据信号。时序控制器依据数据信 号提供一源极差动信号至一源极驱动器,并且依据数据致能信号调整源极差动信号的摆动幅度。

基于上述,本发明实施例的时序控制器及其信号输出方法,其依据数据致能信号调整提供至源极驱动器的源极差动信号的摆动幅度,以降低时序控制器的电力消耗以及电磁干涉。

为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合附图作详细说明如下。

附图说明

图1为依据本发明一实施例的时序控制器的系统示意图。

图2为依据本发明一实施例的源极差动信号的数据组合示意图。

图3为依据本发明一实施例的源极差动信号及数据致能信号的波形示意图。

图4为依据本发明一实施例的数据致能信号、垂直同步信号及水平同步信号的波形示意图。

图5为依据本发明另一实施例的时序控制器的系统示意图。

图6为依据本发明一实施例的源极差动信号及数据致能信号的波形示意图。

图7为依据本发明一实施例的时序控制器的信号输出方法的流程图。

【符号说明】

10、50:源极驱动器

100、500:时序控制器

110:接收器

120:主功能电路

130、510:传送器

ap1~ap3:预设摆动幅度

ar1~ar3:缩减摆动幅度

bc:控制位

bck:时钟位

bd:数据位

df_ck:时钟差动信号

df_i:图像差动信号

df_s1、df_s2:源极差动信号

hb:水平空白期间

hs:水平同步信号

sda:数据信号

sde:数据致能信号

vb:垂直空白期间

vs:垂直同步信号

s710、s720:步骤

具体实施方式

图1为依据本发明一实施例的时序控制器的系统示意图。请参照图1,在本实施例中,时序控制器100耦接至源极驱动器10,并且包括接收器110、主功能电路120及传送器130。接收器110自一外接主机(host)接收图像差动信号df_i,并且依据图像差动信号df_i提供数据致能信号sde及数据信号sda至主功能电路120。主功能电路120耦接接收器110以接收数据致能信号sde及数据信号sda,并且提供数据致能信号sde及数据信号sda至传送器130。传送器130耦接主功能电路120以接收数据致能信号sde及数据信号sda,并且依据数据信号sda提供源极差动信号df_s1至源极驱动器10,并且依据数据致能信号sde调整源极差动信号df_s1的摆动幅度。

图2为依据本发明一实施例的源极差动信号的数据组合示意图。请参照图1及图2,在本实施例中,源极差动信号df_s1用以依序传送多个时钟位bck,并且在时钟位bck之间,源极差动信号df_s1可以传送多个控制位bc或多个数据位bd或混合传送控制位bc及数据位bd,此可依据本领域技术人员而定。并且,在本实施例中,传送器130及源极驱动器10可通过时钟位bck来校准而同步,因此可不用传送时钟信号。

图3为依据本发明一实施例的源极差动信号及数据致能信号的波形示意图。请参照图1至图3,在本实施例中,数据致能信号sde致能代表数据可以传送,此时传送器130输出的源极差动信号df_s1才有意义;反之,数据致能信号sde禁能代表数据不用传送,此时传送器130输出的源极差动信号df_s1不具意义。举例来说,数据致能信号sde禁能于一个画面期间的垂直 空白(verticalblanking)期间vb及水平空白(horizontalblanking)期间hb,并且数据致能信号sde致能于此画面期间的其他时间。

因此,当数据致能信号sde为致能时,传送器130将源极差动信号df_s1的摆动幅度设定为一预设摆动幅度ap1,以使源极驱动器10可以正常接收数据,亦即可正确的判断各位的逻辑电平;反之,当数据致能信号sde为禁能时,传送器130将源极差动信号df_s1的摆动幅度设定为缩减摆动幅度ar1。如图3所示,在本实施例中,缩减摆动幅度ar1小于预设摆动幅度ap1,在本发明的实施例中,缩减摆动幅度ar1可以是0伏特,亦即可停止提供源极差动信号df_s1。

依据上述,在垂直空白期间vb及水平空白期间hb中,数据致能信号df_s1的摆动幅度会缩小,以降低时序控制器100的电力消耗以及电磁干涉。并且,数据致能信号sde的致能与禁能可通过逻辑电路来判断,亦即传送器130中可配置逻辑电路以判断数据致能信号sde的状态,并且对应地缩减源极差动信号df_s1的摆动幅度或停止输出源极差动信号df_s1。其中,上述逻辑电路可通过调整输出缓冲器的电源电压来缩减源极差动信号df_s1的摆动幅度或关闭输出缓冲器。

图4为依据本发明一实施例的数据致能信号、垂直同步信号及水平同步信号的波形示意图。请参照图1及图4,在本实施例中,接收器110可更接收来自外接主机的垂直同步信号vs及水平同步信号hs,并且依据垂直同步信号vs及水平同步信号hs产生数据致能信号sde。举例来说,当垂直同步信号vs及水平同步信号hs的其中之一禁能时,接收器110禁能数据致能信号sde;当垂直同步信号vs及水平同步信号hs皆致能时,接收器110致能数据致能信号sde。

图5为依据本发明另一实施例的时序控制器的系统示意图。请参照图1、图4及图5,时序控制器500大致相同于时序控制器100,其不同之处在于传送器510。在本实施例中,传送器510同步提供源极差动信号df_s2及时钟差动信号df_ck至源极驱动器20,亦即源极差动信号df_s2用以传送控制位bc及数据位bd,时钟差动信号df_ck用以传送时钟位bck。并且,传送器510同样会依据数据致能信号sde调整源极差动信号df_s2及时钟差动信号df_ck的摆动幅度。

图6为依据本发明一实施例的源极差动信号及数据致能信号的波形示意 图。请参照图5及图6,在本实施例中,当数据致能信号sde为致能时,传送器510将源极差动信号df_s2的摆动幅度设定为预设摆动幅度ap2,并且将时钟差动信号df_ck的摆动幅度设定为预设摆动幅度ap3,以使源极驱动器50可以正常接收数据;反之,当数据致能信号sde为禁能时,传送器510将源极差动信号df_s2的摆动幅度设定为缩减摆动幅度ar2,并且将时钟差动信号df_ck的摆动幅度设定为缩减摆动幅度ar3。

如图6所示,在本实施例中,缩减摆动幅度ar2小于预设摆动幅度ap2,在本发明的实施例中,缩减摆动幅度ar2可以是0伏特。并且,在本实施例中,缩减摆动幅度ar3小于预设摆动幅度ap3,在本发明的实施例中,缩减摆动幅度ar3也可以是0伏特。

图7为依据本发明一实施例的时序控制器的信号输出方法的流程图。请参照图7,在本实施例中,时序控制器的信号输出方法包括下列步骤。首先,时序控制器依据图像差动信号产生数据致能信号及数据信号(步骤s710)。接着,时序控制器依据数据信号提供源极差动信号至源极驱动器,并且依据数据致能信号调整源极差动信号的摆动幅度(步骤s720)。其中,步骤s710及s720的顺序为用以说明,本发明实施例不以此为限。并且,步骤s710及s720的细节可参照图1至图6实施例所述,在此则不再赘述。

综上所述,本发明实施例的时序控制器及其信号输出方法,其依据数据致能信号调整提供至源极驱动器的源极差动信号及时钟差动信号的摆动幅度,以降低时序控制器的电力消耗以及电磁干涉。

虽然本发明已以实施例公开如上,然其并非用以限定本发明,本领域技术人员在不脱离本发明的精神和范围内,当可作些许的更动与润饰,故本发明的保护范围当视所附权利要求书界定范围为准。

当前第1页1 2 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1