定时控制器和显示装置的制作方法

文档序号：11954574阅读：236来源：国知局

本发明涉及一种定时控制器和显示装置。

背景技术：

显示装置正以不同的形式越来越多地被需要，并且最近几年，已经利用各种显示装置，如液晶显示器(LCD)、等离子体显示面板(PDP)和有机发光显示装置(OLED)。这种显示装置包括：显示面板，在显示面板中形成有数据线和选通线；以及通过数据线和选通线彼此交叉的点所限定的子像素；数据驱动单元，其将数据电压提供给数据线；数据驱动单元，其将扫描信号提供给选通线；以及定时控制器，其控制数据驱动单元和选通驱动单元。

为了控制数据驱动单元和选通驱动单元，定时控制器基于从外部输入的数据使能信号生成内部数据使能信号，并且基于所生成的内部数据使能信号生成且输出控制数据驱动单元和选通驱动单元的控制信号。此外，数据信号提供将要由像素表现的颜色的信息。具体地，将RGB图像数据从定时控制器针对每个RGB颜色提供给数据驱动器，其中，当表现RGB图像数据的比特数量增加时，图像的质量会提高。然而，要处理的数据会增加。

技术实现要素：

因此，本发明的一个目的是解决与现有技术的上述以及其它问题。

本发明的另一个目的是提供一种定时控制器和用于实现高分辨率图像的显示装置。

本发明的再一个目的是提供一种定时控制器和显示装置，其将控制子像素的图像数据划分和分散成数据分组和控制分组，从而将其提供给数据驱动单元。

本发明的又一个目的是提供一种定时控制器和显示装置，其将控制多个子像素的图像数据配置为一条伪控制数据，使得高分辨率图像可以得到实现。

为了实现这些和其它优点并且根据本发明的目的，如本文中具体实施和广泛描述的，本发明在一个方案中提供了一种定时控制器，所述定时控制器包括：存储单元，所述存储单元被配置为存储针对p*q个子像素的图像数据，所述p*q个子像素使用p条数据线和q条选通线来限定；接收单元，所述接收单元被配置为从主机接收针对两个或更多个所述子像素中的每一个的(n+m)位图像数据；控制器，所述控制器被配置为生成与所述两个或更多个子像素的m位图像数据对应的伪控制数据；以及输出单元，所述输出单元被配置为向数据驱动单元的数字单元输出针对所述子像素中的每一个的n位图像数据，并且向所述数据驱动单元的模拟单元输出所述伪控制数据。

在另一个方案中，本发明提供了一种显示装置，所述显示装置包括：显示面板，所述显示面板包括p*q个子像素，所述p*q个子像素使用p条数据线和q条选通线来限定；选通驱动单元，所述选通驱动单元被配置为向所述显示面板的所述选通线施加扫描信号；数据驱动单元，所述数据驱动单元被配置为向子像素施加数据电压，所述子像素被连接到通过所述选通驱动单元施加所述选通信号的所述选通线；以及定时控制器，所述定时控制器被配置为：从主机接收第一图像数据并且向所述数据驱动单元提供与所述数据电压对应的第二图像数据；以及向所述数据驱动单元输出与两个或更多个子像素的m位图像数据对应的伪控制数据和所述两个或更多个子像素中的n位图像数据中的每一个，作为所述第二图像数据。

本发明的进一步的应用范围将从下文给出的详细描述变得显而易见。然而，详细描述和具体示例，虽然指示本发明的优选实施方式，但仅通例示给出，这是因为在本发明的精神和范围内的各种变化和变型从该详细的描述对于本领域技术人员将变得显而易见。

附图说明

附图被包括以提供对本发明的进一步理解，并且被合并到本申请中且构成本申请的一部分，所述附图示出了本发明的实施方式并且与说明书一起用于解释本发明的原理。在附图中：

图1是根据本发明的一个实施方式的显示装置的系统配置图；

图2是根据本发明的一个实施方式的分组的结构的图；

图3是示出构成分组的RGB图像数据的配置的图；

图4是示出根据本发明的一个实施方式的、其中伪控制数据是两个比特的配置的图；

图5是示根据本发明的一个实施方式的数据驱动器IC的框图；

图6是示出对10比特图像数据进行抖动的结果的图；

图7是示出根据本发明的实施方式的作为伪控制数据的图像数据的实际低两位的图；

图8是示出根据本发明的另一实施方式的、设置用于图像数据的伪控制数据的构造的图；

图9是示出根据本发明的一个实施方式的、定时控制器的配置的图；

图10是示出根据本发明的实施方式的伪控制数据的图；

图11是示出根据本发明的一个实施方式的、选择两个或更多个子像素的代表值用于伪控制数据的图；以及

图12是示出根据本发明的实施方式的、其中将要显示在显示面板上的RGB图像数据是特定的n比特以及伪控制数据的m比特的配置的图。

具体实施方式

在下文中，将参考例示的附图对本发明的一些实施方式进行详细地说明。在由附图标记所指定的附图的元件中，相同的元件将由相同的附图标记指定，虽然这些元件在不同附图中示出。另外，在本发明的以下描述中，当已知功能和配置可能使本发明的主题不清楚时，这些已知功能和配置的详细描述将被省略。

另外，当描述本发明的部件时，在此可以使用诸如第一、第二、A、B、(a)、(b)的术语。这些术语中的每一个不用于限定相应部件的本质、次序或顺序，而仅用于将相应部件与其它部件进行区分。在描述特定的结构元件“连接到”、“联接到”另一个结构元件或“与”另一个结构元件“接触”的情况下，应当将其接收为另一个结构元件可以“连接到”、“联接到”该结构元件或“与”该结构元件“接触”以及该特定结构元件直接连接到另一个结构元件或者与该另一个结构元件直接接触。

图1是显示装置100的系统配置图。参考图1，显示装置100包括：显示面板110，在该显示面板110中，m个数据线(DL1，...，DLm，m：自然数)和n个选通线(GL1，...，GLn，n：自然数)交叉布置，并且子像素以矩阵型布置；数据驱动单元120，该数据驱动单元120向m个数据线(DL1,…,DLm)提供数据电压以便于驱动该m个数据线(DL1,…,DLm)；选通驱动单元130，该选通驱动单元130向所述n个选通线(GL1，...，GLn)依次提供扫描信号以便于依次驱动该n个选通线(GL1，...，GLn)；以及定时控制器140，该定时控制器140对数据驱动单元120和选通驱动单元130进行控制。

在显示面板110中，在数据线和一个或更多个选通线交叉处的各个点形成子像素。此外，定时控制器140根据每帧中的实现定时开始执行扫描，对从接口输入的图像数据进行转换以满足数据驱动单元120所使用的数据信号形式，从而数据转换后的图像数据(Data’)，以及根据扫描在适当的时刻控制数据驱动。定时控制器140还输出各种类型的控制信号，以便于控制数据驱动单元120和选通驱动单元130。

另外，选通驱动单元130根据定时控制器140的控制向n个选通线(GL1,...,GLn)依次提供开启电压或关断电压的扫描信号，并且依次驱动该n个选通线(GL1,...,GLn)。选通驱动单元130还可以被定位在显示面板100的一侧上(如图1所示)或者可以根据驱动方式被划分成两个并且布置在显示面板100的两侧上。

此外，选通驱动单元130可包括多个选通驱动集成器电路。更详细地说，多个选通驱动集成器电路可通过带式自动接合(TAB)方法或覆晶玻璃(COG)方法连接到显示面板110的接合焊盘，或者以面内选通(GIP)型实现和直接形成在显示面板110中。多个选通驱动集成器电路也可以集成并形成在显示面板110中。如上所述的每个选通驱动集成器电路可以包括移位寄存器，电平移位器等。

此外，数据驱动单元120根据定时控制器140的控制，将由主机系统10输入的图像数据(Data)存储在存储器中，并且在特定的选通线的打开(opening)的情况下，将对应的图像数据(Data’)转换成模拟形式的数据电压(Vdata)，并将其提供给m个数据线(DL1，...，DLm)，以便驱动m个数据线(DL1，...，DLM)。

数据驱动单元120可以包括多个源极驱动集成器电路(源极驱动器IC，也被称为数据驱动器集成电路(数据驱动器IC))。所述多个源极驱动器集成电路可通过带式自动接合(TAB)方法、覆晶玻璃(COG)方法连接到显示面板110的接合焊盘，或者直接形成在显示面板110中。多个源极驱动集成器电路也可以集成并形成在显示面板110中。

上述各源极驱动器集成电路可包括移位寄存器、锁存器、数字模拟转换器(DAC)、输出转换器等等，并且偶尔可进一步包括模拟数字转换器(ADC)，其通过感测模拟电压值并将其转换成数字值生成并输出感测数据以进行子像素补偿。

另外，上述主机系统10与输入图像的数字视频数据(Data)一起将包括垂直同步信号(Vsync)、水平同步信号(Hsync)、输入数据使能(DE，在下文中被称为“DE”)信号、时钟信号(CLK)等的各种类型的定时信号发送给定时控制器140。

定时控制器140对主机系统10所输入的数据(Data)进行转换以满足数据驱动单元120所使用的数据信号形式，从而输出转换后的图像数据(Data’)。此外，定时控制器140从主机系统10接收定如垂直同步信号(Vsync)、水平同步信号(Hsync)、输入DE信号和时钟信号的定时信号的输入，并生成各种类型的控制信号，从而将生成的各种类型的控制信号输出到数据驱动单元120和选通驱动单元130，以便于控制数据驱动单元120和选通驱动单元130。

例如，定时控制器140输出包括选通开始脉冲(GSP)、选通移位时钟(GSC)、选通输出使能(GOE)信号等的选通控制信号(GCS)，以便于控制选通驱动单元130。选通开始脉冲(GSP)控制构成选通驱动单元130选通驱动器集成电路的移动开始定时。进一步地，是通常输入到选通驱动器集成电路的时钟信号的选通移位时钟(GSC)控制扫描信号(选通脉冲)的移位定时。选通输出使能信号(GOE)指定选通驱动器集成电路的定时信息。

此外，定时控制器140输出包括源极起始脉冲(SSP)、源极采样时钟(SSC)、源极输出使能(SOE)信号等的数据控制信号(DCS)，以便于控制数据驱动单元120。源极起始脉冲(SSP)控制构成数据驱动单元120的源极驱动器集成电路的数据采样开始定时。此外，源极采样时钟(SSC)是控制各个源极驱动器集成电路中的数据的采样定时的时钟信号。

源极输出使能(SOE)控制数据驱动单元120的输出定时。极性控制信号(POL)也可以被包括在数据控制信号(DCS)中以便于控制数据驱动单元120的数据电压的极性。如果输入到数据驱动单元120的数据(Data’)是根据小型低电压差分信号接口标准发送的，则源极起始脉冲(SSP)和源极采样时钟(SSC)可以省略。

在图1中示意性地示出的显示装置100可以是液晶显示器(LCD)装置、等离子体显示装置、有机发光显示(OLED)装置等中的一个。在形成在上述显示面板110内的每个子像素中形成诸如晶体管、电容器等的电路器件。例如，当显示面板110是有机发光显示面板时，可以在每个像素上形成诸如有机发光二极管、两个或更多个晶体管、一个或多个电容器等的电路器件。

此外，输入DE信号被输入到输入DE信号的高部分与输入图像的第一行数据同步，并表示第一行数据的输入定时的定时控制器140中。输入DE信号的第一周期是水平项(HT)。此外，图像数据可以由特定的颜色来划分。例如，为了表现各个RGB，图像数据可以定义为10比特的大小。此外，定时控制器可通过分组数据的形式向数据驱动器提供这样的RGB图像数据。

由定时控制器输出的数据分组的实施方式可以具有嵌入式点对点接口(EPI)分组。此外，分组数据的实施方式包括先进电压差分信号(AVDS)、先进电流差分信号(ACDS)、低摆幅差分信号(RSDS)、晶体管-晶体管逻辑(TTL)、增强型低摆幅差分信号(RVDS)等等。

由定时控制器140向数据驱动单元120(例如，数据驱动器IC)输出的分组数据可划分为控制分组和数据分组，并且所述分组数据是根据预定的定时发送的。另外，控制分组控制数据驱动器IC的一系列选择项，并且数据分组包括要在实际像素表现的颜色信息。控制分组和数据分组也根据特定规则(其可以是对应接口传输的开销)划分，并且因此，优选地减少分组的大小。

接着，图2是示出根据本发明的实施方式的分组的结构的图。数据使能(DE)信号的下部的扩展与附图标记中的阶段-I/阶段-II相同。阶段-I包括一个或更多个前导码分组，并且阶段-II包括控制开始(CTR_Start)、多个控制分组(CTRL1和CTRL2)以及前导码数据与数据开始(Data_Start)分组。此外，阶段-III包括RGB图像数据(RGB数据)。另外，源极输出使能信号被转换成低直到控制开始，但在控制开始后被转换为高。

另外，RGB图像数据可以划分为其中所有的RGB被包括在分组内的方案，以及其中一个或两个RGB的子像素信息被包括在分组内的方案。因此，表示每个R、G和B的信息的量可以根据表示一个子像素的信息的量(即，高分辨率情况和其它情况)而变化，并且可以被包括在分组内的信息的大小可以是不同的。

接着，图3是示出构成分组的RGB图像数据的配置的图。在附图标记310中，一个分组包括总共34个比特，其包括针对RGB图像数据中的每一个的10个比特(这是30个比特)以及针对四个单位间隔(UI)的4个比特。此外，一个像素(三个子像素)数据可以被发送到一个数据分组时，锁失效余量(lock fail margin)减小，并且源极移位时钟性能值降低。

在附图标记320中，一个分组包括总共24个比特，其包括RGB图像数据的20个比特以及针对四个单位间隔(UI)的4个比特。此外，一条像素信息可以被划分成两个分组并且由于数据划分会导致开销增加。当改变协议以实现高分辨率时，只有数据分组可以与其相对应地改变。

下文中，在本发明的一个实施方式中，数据分组的一部分被包括在控制分组中，由此向数据驱动器IC发送该部分。此外，包括在控制分组中的数据被称为伪控制数据。控制分组可以被新发送到一个水平时间(1H时间)，并且定时控制器可以对存储在帧存储器的模式进行分析，并选择适当的伪控制数据和向数据驱动器IC发送适当的伪控制数据。

接着，图4是示出根据本发明的一个实施方式的、其中伪控制数据是两个比特的配置的图。伪控制(PC)数据被包括在控制分组(CTRL1)中，如附图标记410所示。此外，RGB图像数据(RGB数据)具有用于每个RGB的8个比特，如附图标记420所示。这里，因为PC数据的两个比特被组合到RGB图像数据的各子像素，因此实际的RGB数据按照每个子像素以8个比特发送，但输出数据是10个比特。

定时控制器140可以选择针对PC数据配置的数值。此外，立体模式方案可以用作第一实施方式，复杂模式方案可以用作第二实施方式。立体模式方案使用图像数据的最低有效位(LSB)数据，并且复杂模式方案交替地输出LSB数据。

通过这样的结构，可以提高定时控制器140和数据驱动单元120之间的带宽和发送高分辨率数据而不增加传输开销。即，由于带宽的改善无副作用高分辨率数据实现是可能的。

此外，由定时控制器140分配给伪控制数据的比特能够根据控制分组的保留位的数量而变化。另外，要被分配给伪控制数据的比特的大小可以根据可在数据驱动器IC的锁存器被处理的数据的大小以不同方式应用。例如，当要从实际面板输出的RGB数据是X位并且可以在数据驱动器的锁存器中处理的数据的大小是Y位(Y<X)，伪控制数据可以是(X-Y)位。

接着，图5是根据本发明的一个实施方式的数据驱动器IC的框图。现在将描述对输入到构成RGB子像素的像素中的图像数据进行处理的配置。在像素中，一些部分(高8比特)按照RGB中的每一个输入到数字单元510，并且RGB的低2位部分一起被输入到模拟单元520。

在数据驱动器IC的数字单元510中，锁存器512r、512g和512b以及电平移位器515r、515g和515b对于针对每个R、G和B的8位图像数据进行处理。此外，包括在控制信息包中的2比特伪控制数据(如图4所示)被施加到RGB图像数据的LSB数据。因此，10个比特被施加到各数字模拟转换器(DAC)522r、522g和522b，并且被发送到各放大器(AMP)525r、525g和525b，从而在图1的显示面板110上显示RGB。

数字单元510可以提供与每个RGB有关的8比特信息，并且模拟单元520可以使用定时控制器140发送的控制分组中的伪控制数据来输出针对每个RGB的10比特图像数据，在该10比特图像数据中，2比特作为LSB添加到数字单元510的8比特信息。结果，相对于由数字单元510处理的8比特，两个或更多个比特被添加到图像数据的分辨率，并且因此可以在显示面板上输出高分辨率数据。

图5的配置是有利的，因为高分辨率图像数据在没有数字单元510的电路改变的情况下被输出。另外，对于由定时控制器140选择2比特，具有四个类型的值(00、01、10和11)两个比特可以以各种方式来选择。例如，在具有嵌入时钟的接口中，一些数据可以被包括在控制分组中并被发送，从而实现高分辨率而不增加单独的带宽。

下文中，将要描述的定时控制器存储针对p*q个子像素的图像数据，并且向数据驱动单元发送所存储的图像数据(即针对用于选通线的p条数据线的图像数据)，所述p*q个子像素使用P个数据线和q个选通线限定。这里，每条数据线控制一个子像素，其中每个子像素表示如R、G和B的颜色。需要在每个子像素中显示的图像数据(n+m)比特，但是n比特(8比特)被施加到数字单元510并且m比特(2比特)被施加到模拟单元520，使得数字-模拟转换单元组合(N+M)比特，如图5所描述的那样。

当RGB构成一个像素并且构成每个子像素的m比特(例如，LSB2比特)图像数据针对每个RGB被同等设置，应用程序能够根据RGB的各子像素具有相同的LSB2比特和RGB的各子像素具有不同的比特而变化。例如，当向各个RGB分配10比特数据并且10比特数据的m比特是LSB2比特时，可以在RGB图像数据的最低有效位相同的情况下将伪控制数据“01”设置为相同的2比特值，如下面的公式(1)。

数学公式1

Data(R)＝xxxxxxxx01

Data(G)＝xxxxxxxx01

Data(B)＝xxxxxxxx01

在这种情况下，实施方式针对RGB具有相同值的高n比特(例如，白色、灰色或黑色)的情况，但不限于此。在表现特定的颜色时，本发明也可应用于RGB的高n比特位中的每一位相同情况。另外，m比特并不一定意味着最高有效位或最低有效位，而意味着预定区域的比特值。例如，本发明可以应用于中间部分的m比特。然而，由于信息(即LSB)考虑到RGB组合灰度的特性给出了关于最不影响整体色彩的效果，因此当提供相同的LSB值作为伪控制数据时，可以保持图像的质量。

接着，图6是示出对10比特图像数据进行抖动的结果的图。610是示出与用于抖动的灰度中的每一个对应的高位和低位的图，并且620是示出在多个帧的每一个中用于抖动的灰度的表现的图。当10比特的灰度是512、513、514和515中的每一个并且被划分成高八位和低两位时，高八位(即128*4)全部具有相同值“1000 0000”。此外，低两位的值只是“00”、“01”、“10”和“11”。这里，在第一帧(第一帧)中，左上角的子像素的灰度值被设置为128，并且除此之外的子像素的灰度值被设置为129。在下一帧(第二帧)中左上角和右下角子像素的灰度是128，在第三帧(3帧)中左上角和右上角子像素的灰度是128，并且在第四帧(第4帧)128左上角和左下角子像素的灰度是128。根据本发明的实施方式，四个子像素可以被组合来表现灰度。

接着，图7是示出根据本发明的实施方式的作为伪控制数据的图像数据的实际低两位的图。当低两位被包括在伪控制数据中并且高八位在面板710的前侧上表现灰度颜色时，灰度级可以被划分为4个级。即，表示低两位的“00”、“01”、“10”和“11”可以位于灰度级G255与G256之间，从而更加详细地表现灰度级。

总之，像RGB一样，RGB的特定m比特(例如，显示灰色的RGB子像素)可将低m比特设置为是相同的。当高8比特是指示颜色的信息时，并且低两位是指示亮度的信息时，低两位可以是相同的。即，当两个或更多个子像素的m比特图像数据是相同的时，定时控制器或构成定时控制器的控制单元生成m比特图像数据作为伪控制数据。

在这种情况下，由于数据驱动单元接收m比特伪控制数据和n比特每个子像素，因此数据压缩率与收集的、和伪控制数据和m比特相关的子像素的数量成比例地增加。此外，数据的减小尺寸是(子像素的数量-1)*m比特。当像素内的子像素的特定区域(例如，低m比特)是相同的信息时，重复是不必要的，因此，生成相同的低m比特值作为被包括在控制分组中的伪控制数据，并且由定时控制器提供给数据驱动单元，以便在没有图像数据丢失的情况下可以输出高质量图像，如图7所示。

接着，图8是示出根据本发明的另一实施方式的、设置用于图像数据的伪控制数据的构造的图。如图7那样，当RGB图像数据的低两位是具有一个值的灰色(gray)时，定时控制器可以生成用于包括两个相同的比特值的伪控制数据，并且将其提供给数据驱动单元。

此外，当通过各子像素表现的图像数据像图8那样变化时，低2比特数据值可能不一样。为此，本发明可以分析整个图像，并且基于对针对每个像素的RGB子像素的图像数据中最适当值的选择，配置针对每帧和每条选通线的特定伪控制数据。当附图标记820表示在图8中时，施加到每帧和每条选通线的伪控制数据是不同的。对于伪控制数据值，可以选择相应的RGB图像数据的代表值、模和平均值，或者若干值中的一个可以轮流施加。

此外，定时控制器140可以向数据驱动单元120发送针对每个水平线(选通线)的2比特伪控制数据。另外，根据在模值的变化，伪控制数据的值可以基于权重值改变，并且具有根据常规的数字值和模拟值的差。

图9是示出根据本发明的一个实施方式的、定时控制器140的配置的图。上面的描述描述了数据驱动单元120包括数字单元510和模拟单元520。显示面板具有使用p条数据线和q条选通线来限定的p*q个子像，接收单元910(接收器)从主机接收针对子像素的图像数据，并将所接收到的图像数据存储在存储器单元920中。

这里，图像数据意味着针对每个子像素的(n+m)比特图像数据。例如，如果子像素表示R，G和B颜色中的一种，则(n+m)比特是从主机针对相应的子像素的图像数据接收的。如上所述，当构成像素的子像素的数量为3(RGB)时，所有的RGB图像数据都可以被包括在如图3的相同的附图标记310的分组中，并且RGB图像数据可以被划分和包括在如图3的附图标记320的两个分组中。

上面的描述描述了当从主机接收到的图像数据是针对每个子像素10比特时，n 为8，m为2，其中，m比特是LSB m比特。此外，控制单元930(控制器)生成与两个或更多个子像素的m比特图像数据对应于的伪控制数据。如图7和图8所述，当像素具有RGB三个子像素时，可以通过向与图像数据的最低两个有效位对应的伪控制数据施加实际数据，针对每帧/选通线执行轮流，或使用平均值选择代表值、模值等，来生成伪控制数据。

另外，输出单元940向图5中描述的数字单元510提供针对每个子像素的n比特，并且向图5中描述的数据驱动单元的模拟单元520提供是伪控制数据的m比特。结果是，数据驱动单元可以使用由数字单元510和模拟单元520提供的总共10比特在显示面板上输出图像数据。

使用用于由控制单元930生成伪控制数据的实际图像数据的实施方式已在图7中描述。附加实施方式在图10中描述。具体地，图10是示出根据本发明的实施方式的伪控制数据的图。将要用作伪控制数据的M比特不限于LSB，并且也可以应用于最高有效位(MSB)。

此外，定时控制器140可以对存储在存储器单元920中的图像数据进行分析，并且当像素的RGB图像数据当中要用作伪控制数据的适当部分是MSB时选择MSB(高m比特)。如图10中的附图标记1101所述，使用作为m比特的高2比特作为伪控制数据。如图10中的附图标记1102所述，使用作为m比特的低2比特作为伪控制数据。

此外，定时控制器140可以分析整个面板的图像数据或特定水平线的图像数据，并选择是否使用高比特或低比特作为伪控制数据。定时控制器140可以提供用于通知数据驱动单元是否使用m比特的高比特作为伪控制数据或m比特的低比特作为伪控制数据的信号比特。

在图10中，定时控制器140向数据驱动单元120提供针对各个RGB的n比特(总共3n比特)和m比特以及信号比特。最初要发送的图像数据对于所有RGB是30比特，但是根据24比特+3比特是27比特，从而在应用图10的实施方式时减少了10％的被发送数据的量。当MSB或LSB被预先固定时，以26比特发送的数据的量可以进一步减少。另外，代表值在RGB的高m比特或低m比特之间选择，并且考虑到构成像素的子像素的颜色和次序可以在模值、平均值，中间值等当中选择。

这与一个子像素的图像数据有关，并且定时控制器140使用图10中描述的相同方案向数据驱动单元120提供要被施加到由数据驱动单元120控制的整条数据线的图像数据，如前所述。

因此，当应用本发明时，高分辨率图像可以在不单独提高带宽的情况下实施。图像数据的包括扩展的颜色数据的一些(m比特)被包括在控制分组中并且作为伪控制数据被发送，以便于表现高分辨率图像。即，数据分组中的一些可以包括在帧内接口的控制分组中并发送。

此外，定时控制器可以向数据驱动单元发送包括伪控制数据和数据分组(包括针对每个子像素的n比特图像数据)的控制分组，并且数据驱动单元可以将数据分组的伪控制数据和图像数据组合，并且在显示面板上输出图像数据。定时控制器还可以使用用于保持图像的质量的帧存储器来分析模式，以便将实际的图像数据施加到伪控制数据(图7)，或者使用插值方案生成伪控制数据，以便将其施加到针对每个子像素的m比特图像数据(图8)。

接着，图11是示出根据本发明的一个实施方式的、选择两个或更多个子像素的代表值用于伪控制数据的图。图11的附图标记1110描述RGB子像素的图像数据。在附图标记1110的情况下，选择“11”(其是具有模值的2比特)作为每个RGB的低2比特当中的伪控制数据，以便于生成低2比特作为伪控制数据。结果，像附图标记1130那样，定时控制器包括数据分组中的RGB的高8比特中的每一个且包括控制分组中的“11”(其被选择作为低两个特中的模值)作为伪控制数据，从而将其提供给数据驱动单元。

图11的附图标记1120描述RGB子像素的图像数据。在附图标记1120的情况下，选择“10”(其是具有中间值的2比特)作为“11”和“10”当中的伪控制数据，“11”和“10”中的每一个是各个RGB的低2比特，以便于生成低2比特作为伪控制数据。结果，像附图标记1140那样，定时控制器包括数据分组中的RGB的高8比特中的每一个且包括控制分组中的“10”(其被选择作为低两个特中的模值)作为伪控制数据，从而将其提供给数据驱动单元。

因为附图标记1130和1140中的每一个中发送的数据大小为26比特(这比前文的附图标记1110和1120中的RGB数据的大小的30比特小14％)，所以数据压缩率可以增加。在图11中，当选择低m比特时，可以施加模值或中间值。然而，如前文图8所描述的，在输出整个显示面板的各选通线/数据线的图像数据时，可以轮流显示R、G和B中的最低有效m位。最低有效m位可以被选择以便于实现针对每个帧或每条线的色彩平衡和亮度平衡。

尽管与子像素内的特定区域(例如，低m比特)有关的信息数量是不一样的，当使用公共信息或代表信息从中生成伪控制数据时，图像数据与主机的图像主机之间增加同时数据传输中的压缩率也增加。特别是，当使用在数据分组中包括伪控制数据的方案来划分数据时，可以在不单独改善带宽的情况下实现高分辨率。此外，在由数据驱动单元的数字单元处理数据时，对于低分辨率配置，即使在没有单独改变数字单元中的电路的情况下，也可以通过控制分组由模拟单元输出高分辨率图像。

接着，图12是示出根据本发明的实施方式的、其中将要显示在显示面板上的RGB图像数据是特定的n比特以及伪控制数据的m比特的配置的图。附图标记1211表示每个RGB图像数据的n位，附图标记1215表示m比特RGB图像数据((其不包括在附图标记1211中))中的子像素(其是特定子像素的m位)RGB图像数据。例如，附图标记1211对应于图11中的附图标记1130中的数据分组。附图标记1215表示m比特特定子像素属于哪m比特子像素。

在图12中，附图标记1210描述了通过交替RGB中的数据线和选通线来选择m比特R、G和B。此外，附图标记1220(其在附图标记1210之后)描述了用作伪控制数据的代表性子像素已经在于先前帧1210的同一选通线/数据线中限定的像素中被改变了。即，已在附图标记1210中选择低m比特R作为伪控制数据的子像素，选择附图标记1220(其在1210之后)中的低m比特G。

已在附图标记1210中选择低m比特G作为伪控制数据的子像素，选择附图标记1220(其在1210之后)中的低m比特B。此外，已在附图标记1210中选择低m比特B作为伪控制数据的子像素，选择附图标记1220(其在1210之后)中的低m比特R。

为了防止由于选择构成像素的子像素中的低m比特的子像素导致的图像的不平衡的发生，要被选择作为每个像素中的伪控制数据的m比特可以针对每条选通线、每条数据线或每个帧内插，从而保持平均图像输出的质量。此外，对在整个显示面板的图像数据进行分析，并在先前的/后面的选通线/数据线或帧中使用的子像素的顺序可以被认为是确定用于每一个选通线/数据线或每帧的像素的子像素当中的哪个的低m比特要被选为伪控制数据。该选择可基于需要由每个像素在整个显示面板上输出的图像进行，并通过该选择，可以提高通过输出高分辨率图像和保持带宽二者所获得的效率。

根据如上所述的本发明的实施方式，在不增加传输开销的情况下提高定时控制器与数据驱动单元之间的带宽的同时可以实现高分辨率数据传输。此外，高分辨率图像可以在没有附加带宽改进的情况下实现。此外，在由数据驱动单元的数字单元处理数据时，即使在低分辨率结构的情况下，也可以通过控制分组由模拟单元输出高分辨率图像，而没有数字单元的附加电路的变化。

本发明包括在此所讨论的示例和实施方式的每一个中的各种变型。根据本发明，以上一个实施方式或示例中描述的一个或更多个特征可同样适用于上述另一个实施方式或示例。上述一个或更多个实施方式或实例中的特征可以组合到上述实施方式或示例中的每一个中。本发明的一个或更多个实施方式或示例中的任何全部或部分组合也是本发明的一部分。

由于本发明可以以多种形式具体实施而不脱离其精神或实质特征，因此还应该理解的是，上述实施方式不受任何前述描述的细节限制，除非另有说明，而是应在其精神和范围内广泛地解释为如所附的权利要求限定的那样，并且因此，落入权利要求书的界限和边界内的所有变化和变型，或这些界限和边界的等效范围因此旨在由所附权利要求所包含。