一种硅基微显示器的制作方法

本发明涉及半导体显示器件领域，尤其涉及一种硅基微显示器。

背景技术：

硅基微显示器是将显示器与单晶硅集成电路结合，其明显特征是显示器以制备有CMOS驱动电路的单晶硅芯片为基底，二是显示器尺寸非常小，需借助一定的光学系统放大图像信息。CMOS工艺具有低成本、小体积等特点，是集成电路工业的基石。硅基微显示器像素尺寸很小，可以产生更高的显示分辨率。

数字式硅基微显示是使用纯数字的信号控制显示，其特点为像素只工作于开态和关态，无灰度变化，灰度等级通过脉冲宽度调制(PWM，Pulse Width Modulation)进行控制。数字式微显示器可以简化显示控制电路复杂度以及大大提高扫描效率和显示分辨率。随着扫描效率和分辨率的提高，传输数据量增加，需要配合差分数据转换接口完成数据传输。差分接口利用差分信号组完成数据的转换。

硅基微显示技术可以在增加图像显示尺寸和清晰度的同时减少系统芯片数量以及降低系统的成本和产品的空间体积，具有广阔的应用前景，可应用于军事、医学、航空航天以及消费电子等领域，特别是穿戴设备、虚拟现实、增强现实等新型应用。目前，硅基微显示技术主要为硅基有机发光二极管(OLED-on-Silicon)微显示技术与硅基液晶(LCoS，Liquid Crystal on Silicon)微显示技术。LCoS研究的起步早，大规模量产技术更成熟。

因此，本领域的技术人员致力于开发一种硅基微显示器，具有视角大、响应速度快、亮度高、功耗低等特点，也具有更广阔的发展前景。

技术实现要素：

本发明的目的在于针对已有技术存在的缺陷，提供了一种硅基微显示器，解决了两个关键技术点：第一，本发明提供了一种可驱动数字式硅基微显示器的驱动电路，第二，本发明利用了特有的功能模块——差分接口。所述差分接口用以完成显示像素数据的快速传输。

为达到上述目的，本发明的构思是：

本发明的目标是驱动数字式硅基微显示器，并且使用差分接口完成数据的快速传输。硅基微显示器将发光器件和驱动电路集成在同一片多晶硅或单晶硅片上，形成一个体积仅有几十至几百平方毫米并带有驱动电路的微型显示器，该微型显示器具有低成本、低功耗等特点。

本发明设计了一种集成电路，使用差分接口传输数据信号来驱动数字式硅基微显示器的像素阵列。如图1所示，本发明的集成电路包括硅基微显示器像素电路阵列、行驱动电路、列驱动电路和差分接口模块共四个电路模块。整个集成电路通过差分接口模块(600)输入像素数据信号和扫描控制信号，经过行驱动电路和列驱动电路产生驱动信号，在像素电路阵列的单元像素驱动电路中输出驱动电压，驱动发光。本发明采用数字式硅基微显示器，采用PWM方式驱动，从而可以完成更高的扫描灰度等级和扫描效率。

如图1所示，像素单元阵列驱动电路101为一个可驱动红、绿、蓝三色有机发光二极管像素的驱动阵列电路。该驱动电路的驱动方式为主动驱动，每一个像素点都带有一个存储单元，采用静态存储器实现。该驱动电路的灰度控制方式采用数字驱动方式，所有的P沟道或N沟道的金属氧化物半导体场效应晶体管，均采用数字电路的工作方式，只有“开”和“关”两种状态，通过一定的扫描算法产生的信号脉宽来调节像素单元的灰度，扫描信号由外部差分接口模块电路输入。

根据上述的发明构思，本发明采用下述的技术方案：

一种数字式硅基微显示器驱动电路，微显示器件集成在同一硅基芯片上，其构成的所有晶体管全部以数字开关方式工作，仅有“开”和“关”两种状态，采用数字脉宽调制方式控制硅基微显示器亮度与灰度；并且采用差分接口完成数据的高速传输；所述驱动电路包括：

(1)像素电路阵列(101)，由M×N个像素单元构成，M为水平行数，N为垂直列数，M、N都为大于的整数，每个像素单元均可产生显示器件(801)所需要的电压与电流，驱动显示器件(801)发光；像素单元以数字开关方式工作，正常工作时仅有“开”和“关”两种状态，采用数字脉宽调制方式控制显示器件(801)的亮度与灰度；

(2)行驱动电路(102)，用于产生行选通信号组(301)和行偏置信号组(304)；

(3)列驱动电路(103)，用于产生列数据信号组(302)供像素电路阵列(101)像素使用；

(4)差分接口(104)，用于将外部输入的差分信号组(601)转换为微显示器内部的数字信号组(602)；所述差分信号组(601)为X对差分信号，X为大于或等于1的整数；每对差分信号均包含两个引脚，通过两个引脚上的电压差值来表示数据；所述数字信号组(602)为一组Y位的并行数字信号，Y为大于或等于1的整数，每个信号均以逻辑电平来表示数据；

进一步地，所述像素电路阵列(101)的表面为一个电极阵列；每一个像素电路都对应一个或多个电极(810)；所述电极(810)的表面的材料为Al、Cu、Ag、Au、Pt、Cr、W、Mo、Mn、Ti、TiN、Sn、ITO、ZnO或这些材料之间的复合物；非电极的区域为硅或氧化硅填充物；所述电极(810)可以作为显示器件的阳极或阴极。

进一步地，所述电极(810)排布形式为矩阵排布或错位排布；矩阵排布时，水平和垂直方向的电极完全对齐；错位排布时，水平或者垂直方向上的电极不完全对齐，形成锯齿状或蜂窝状排布。

进一步地，所述显示器件(801)位于像素电路阵列(101)的垂直表面上，通过封装器件(802)与外界隔离，每一个像素单元均对应一个或多个显示器件单元；所述显示器件(801)为液晶器件、有机发光显示器件、发光二极管器件或其他显示器件中的一种或多种，当显示器件(801)为有机发光器件时，显示器件上方还具有共阴层或共阳层(803)；所述封装器件(802)为多层有机物薄膜、高分子薄膜、无机物薄膜、玻璃等。

进一步地，所述显示器件(801)上可制作滤色器件(804)，用于过滤单色显示器件发出的光，形成彩色显示器。

进一步地，所述行驱动电路(102)包含触发器(201)、译码器(202)和行驱动器(203)；所述触发器(201)用于锁存行地址信号(401)，当行触发信号(402)有效时保存行地址信号；所述译码器(202)是一个N输入、2^N输出(N为整数)的译码器，对行地址信号进行译码；所述行驱动器(203)用以增强行选通信号组(301)或行偏置信号组(303)的驱动能力，当行使能信号(403)有效时，将译码器(202)的译码结果作为行选通信号组(301)输出，当行消隐信号(404)有效时，将译码器(202)的译码结果作为行偏置信号组(303)输出。

进一步地，所述列驱动电路(103)包含并行移位器(211)、锁存器(212)和列驱动器(213)；所述并行移位器(211)为一组并行工作的锁存器或触发器，将像素数据(501)的信号在列移位时钟(502)的有效边沿进行并行移位；所述锁存器(211)用于锁存列像素数据，当列锁存信号(503)有效时，将并行移位器(211)的结果锁存输出，当列清零信号(504)有效时，锁存器(212)的输出清零；所述列驱动器(213)用于增强锁存器的输出信号，用以驱动像素驱动电路(110)的数据信号。

进一步地，所述行信号(400)包括行地址信号(401)、行触发信号(402)、行使能信号(403)和行消隐信号(404)；所述列信号(500)包括像素数据(501)、列移位时钟(502)、列锁存信号(503)和列清零信号(504)、列驱动有效信号(505)；所述像素数据(501)可以和行地址信号(401)复用。

进一步地，所述行驱动电路的行信号(400)可以左向右或从右向左传输；所述列驱动电路的列信号(500)可以从上向下或从下向上传输。

进一步地，所述行信号(400)和列信号(500)中的部分信号或所有信号都可以从控制信号(610)引入，而不通过差分接口(104)和接口转换模块(105)。

进一步地，硅基微显示器还包括接口转换模块(105)和引脚(600)；所述接口转换模块(105)，将数字信号组(602)转换为行信号(400)和列信号(500)；所述引脚(600)用于接收输入的差分信号组(601)、控制信号(610)、电源信号(611)、测试信号(612)；引脚(600)露出于驱动电路表面，用于和外部电路相连接；引脚排布位置为硅芯片的单边、双边、三边或四周；引脚排布方式可以为单排或多排名；引脚排布间距可以相同或不同。

进一步地，所述差分接口(104)输出的数字信号组(602)接入接口转换模块(105)；所述接口转换模块(105)输出的行信号(400)接入行驱动电路(102)、输出的列信号(500)接入列驱动电路(103)；所述行驱动电路(102)、列驱动电路(103)的输出信号均连接至像素单元阵列(101)。

进一步地，所述接口转换模块(105)通过N，N≥1组M，M≥1位串行移位的方式将数据信号(692)转换为行信号(400)和列信号(500)；所述行信号(400)和列信号(500)在所述同步信号(693)有效时通过锁存器组(110)输出。

进一步地，所述差分信号组(601)包含时钟差分对(610和611)、同步差分对(612和613)和数据差分对；所述差分接口(104)将时钟差分对转化为时钟信号(690)、将同步差分对转化为同步信号(691)、将数据差分对转化为数据信号(692)；所述数据差分对的数量可以扩展，最大数量不受限制；同步信号(691)通过时钟信号(690)、分频器(111)和计数器(112)产生；分频器采用触发器、锁存器或锁相环实现。

进一步地，所述接口转换模块(105)直接输出行信号(400)和列信号(500)。

进一步地，所述像素电路阵列(101)中的像素电路单元由存储器单元(111)和驱动单元(112)组成；所述存储器单元(111)用于保存像素的开关状态，其输入为行选通信号(311)和列数据信号(312)；所述行选通信号(311)为行选通信号组(301)中的一个信号，用于选通该行有效；所述列数据信号(312)为列数据信号组(302)中的一个信号，用于表示该列的数据信号。

进一步地，所述存储器单元(111)为静态存储器单元或动态存储器单元，所述静态存储器单元由4-10个晶体管构成，所述动态存储器单元由1-2个电容和1-3个晶体管构成；所述晶体管为金属-氧化物半导体场效应晶体管；所述电容为多晶-绝缘体-多晶电容、金属-绝缘体-金属电容、金属-氧化物-金属电容、深沟道电容。

进一步地，所述驱动单元(112)用于驱动像素发光，由至少一个晶体管构成；存储器单元(111)的输出连接至驱动单元，驱动电路的输出接至电极(810)；当驱动电路由一个驱动管T1构成时，驱动管T1的源极S接至电源、漏极D接至电极810。

进一步地，所述驱动单元(112)还具有一个放电电路，由至少一个晶体管构成；当行偏置信号(314)有效时，放电管将通过电极(810)将显示器件(801)中的残余电荷释放；所述偏置信号(314)为行偏置信号组(301)中的一个信号，用于对该像素行进行放电；所述晶体管为金属-氧化物半导体场效应晶体管。

进一步地，所述存储器单元(111)和所述驱动单元(112)使用同一个正电源。

进一步地，所述像素电路阵列(101)的像素，每一行共用一个行选通信号(311)或每一行的若干列共用一个行选通信号(311)；每一行共用一个行偏置信号(314)或每一行的若干列共用一个行偏置信号(314)；所述像素电路阵列(101)的像素，每一列共用数据信号(312)；所述数据信号(312)为单根信号线或两根极性相反的信号线；

进一步地，还包括控制模块(110)，用于完成整个硅基驱动电路(100)的时序控制和寄存器参数配置；所述控制模块(110)通过控制信号(610)连接到微显示器外部；所述控制信号(610)采用IIC或SPI或UART通信协议。

进一步地，还包括电源管理模块(111)；所述电源管理模块(111)将电源信号(611)转换成正电源输入(710)和负电源输入(711)；电源管理模块(111)还将电源信号(611)转换负电源通过负电源输出引脚(712)输出；所述正电源输入(710)接入到硅基驱动电路中供晶体管使用，电压取值大于0V；所述负电源输入电压(711)接到电极(810)上供显示器件使用，范围小于或等于0V；所述驱动电路电源(711)为单路或多路电源，供硅基驱动电路使用。

进一步地，硅基微显示器还可包括内建测试模块(112)和校正模块(113)；所述内建测试模块(112)用于完成驱动电路和硅基微显示器的功能测试和性能测试，包括像素阵列、行驱动电路、列驱动电路功能测试、像素电压、像素电流、发光亮度的性能测试；测试结果通过测试信号(612)连接至外部；所述校正模块(113)用于对像素数据进行伽玛校正和非线性校正。

进一步地，像素电路阵列(101)可根据上半屏和下半屏、左半屏和右半屏和左上、左下、右上、右下四个子屏三种划分；所述上半屏和下半屏的列驱动电路分开，其工作方式等同于整屏的工作方式；所述左半屏和右半屏的工作方式等同于上半屏和下半屏的工作方式；所述每一个子屏的工作方式等同于上半屏和下半屏的工作方式。

本发明与现有技术相比较，具有如下显而易见的实质性特点和显著优点：第一，本发明采用了数字方式驱动硅基微显示器，晶体管只工作在“开”和“关”两种状态下，一方面减轻了电路设计复杂度和难度，另一方面可以通过数字方法来更加精确有效地控制显示灰度，而传统的模拟驱动电路利用了晶体管的线性工作区和饱和工作区，大部分电路需要电容，部分电路需要电阻，较难保证驱动电路的一致性，因此灰度控制的精确性也难以保证。第二，本发明采用差分接口，可以支持更高的数据传输速率，可以完成高清分辨率下的高级灰度显示。

本驱动电路的主要特点在于：采用数字脉宽方式驱动硅基微显示器件，所有晶体管全部以数字开关方式工作；带有差分接口。

以下将结合附图对本发明的构思、具体结构及产生的技术效果作进一步说明，以充分地了解本发明的目的、特征和效果。

附图说明

图1为本发明的一个较佳实施例的数字式硅基微显示器结构框图；

图2为本发明的一个较佳实施例的像素电路阵列矩阵排列和电极；

图3为本发明的一个较佳实施例的像素电路阵列矩阵错位排列图；

图4为本发明的一个较佳实施例的无共阴层或共阳层的显示器结构框图；

图5为本发明的一个较佳实施例的单色有机发光显示器件结构框图；

图6为本发明的一个较佳实施例的彩色显示器件结构框图；

图7为本发明的一个较佳实施例的像素电路阵列引脚结构框图；

图8为本发明的一个较佳实施例的带有转换接口模块驱动电路结构框图；

图9为本发明的一个较佳实施例的带有同步时钟的差分接口模块结构框图；

图10为本发明的一个较佳实施例的不带同步时钟的差分接口结构框图；

图11为本发明的一个较佳实施例的像素驱动单元结构框图；

图12为本发明的一个较佳实施例的1个驱动管的像素驱动单元结构框图；

图13为本发明的一个较佳实施例的带有放电电路的像素驱动单元结构框图；

图14为本发明的一个较佳实施例的带有控制模块、电源管理模块和内建控制模块的像素驱动电路框图；

图15为本发明的一个较佳实施例的带有校正模块的像素驱动电路框图；

图16为本发明的一个较佳实施例的分上下半屏的像素电路阵列；

图17为本发明的一个较佳实施例的分左右半屏的像素电路阵列；

图18为本发明的一个较佳实施例的分左上、左下、右上、右下半屏的像素电路阵列。

具体实施方式

本发明的优选实施例结合附图说明如下：

实施例一：

1.参见图1，一种硅基微显示器，其特征在于硅基驱动电路(100)与显示器件(801)集成于同一块半导体硅芯片上，所述显示器件(801)位于半导体硅芯片的表面，所述硅基驱动电路(100)包括：

(1)像素电路阵列(101)，由M×N个像素单元构成，M为水平行数，N为垂直列数，M、N都为大于或等于1的整数，每个像素单元均可产生显示器件(801)所需要的电压与电流，驱动显示器件(801)发光；像素单元以数字开关方式工作，正常工作时仅有“开”和“关”两种状态，采用数字脉宽调制方式控制显示器件(801)的亮度与灰度；

(2)行驱动电路(102)，用于产生行选通信号组(301)和行偏置信号组(304)；

(3)列驱动电路(103)，用于产生列数据信号组(302)供像素电路阵列(101)像素使用；

(4)差分接口(104)，用于将外部输入的差分信号组(601)转换为微显示器内部的数字信号组(602)；所述差分信号组(601)为X对差分信号，X为大于或等于1的整数；每对差分信号均包含两个引脚，通过两个引脚上的电压差值来表示数据；所述数字信号组(602)为一组Y位的并行数字信号，Y为大于或等于1的整数，每个信号均以逻辑电平来表示数据；

如图2所示，所述像素电路阵列(101)的表面为一个电极阵列；每一个像素电路都对应一个或多个电极(810)；所述电极(810)的表面的材料为Al、Cu、Ag、Au、Pt、Cr、W、Mo、Mn、Ti、TiN、Sn、ITO、ZnO或这些材料之间的复合物；非电极的区域为硅或氧化硅填充物；所述电极(810)可以作为显示器件的阳极或阴极。

如图3所示，所述电极(810)排布形式为矩阵排布或错位排布；矩阵排布时，水平和垂直方向的电极完全对齐；错位排布时，水平或者垂直方向上的电极不完全对齐，形成锯齿状或蜂窝状排布。

如图4所示，所述显示器件(801)位于像素电路阵列(101)的垂直表面上，通过封装器件(802)与外界隔离，每一个像素单元均对应一个或多个显示器件单元；所述显示器件(801)为液晶器件、有机发光显示器件、发光二极管器件或其他显示器件中的一种或多种；如图5所示，当显示器件(801)为有机发光器件时，显示器件上方还具有共阴层或共阳层(803)；所述封装器件(802)为多层有机物薄膜、高分子薄膜、无机物薄膜、玻璃等；

如图6所示，所述显示器件(801)上可制作滤色器件(804)，用于过滤单色显示器件发出的光，形成彩色显示器。

如图7所示，所述的硅基微显示器还包括引脚(600)，所述引脚(600)用于接收输入的差分信号组(601)、控制信号(610)、电源信号(611)、测试信号(612)；引脚(600)露出于驱动电路表面，用于和外部电路相连接；引脚排布位置为硅芯片的单边、双边、三边或四周；引脚排布方式可以为单排或多排；引脚排布间距可以相同或不同。

实施例二：

本实施例与实施例一基本相同，特别之处如下：

参见图8，一种硅基微显示器像素电路阵列驱动电路还还包括接口转换模块(105)；所述接口转换模块(105)将数字信号组(602)转换为行信号(400)和列信号(500)；

所述行驱动电路(102)包含触发器(201)、译码器(202)和行驱动器(203)；所述触发器(201)用于锁存行地址信号(401)，当行触发信号(402)有效时保存行地址信号；所述译码器(202)是一个N输入、2N输出(N为整数)的译码器，对行地址信号进行译码；所述行驱动器(203)用以增强行选通信号组(301)或行偏置信号组(303)的驱动能力，当行使能信号(403)有效时，将译码器(202)的译码结果作为行选通信号组(301)输出，当行消隐信号(404)有效时，将译码器(202)的译码结果作为行偏置信号组(303)输出。

所述列驱动电路(103)包含并行移位器(211)、锁存器(212)和列驱动器(213)；所述并行移位器(211)为一组并行工作的锁存器或触发器，将像素数据(501)的信号在列移位时钟(502)的有效边沿进行并行移位；所述锁存器(211)用于锁存列像素数据，当列锁存信号(503)有效时，将并行移位器(211)的结果锁存输出，当列清零信号(504)有效时，锁存器(212)的输出清零；所述列驱动器(213)用于增强锁存器的输出信号，用以驱动像素驱动电路(110)的数据信号。

所述行信号(400)包括行地址信号(401)、行触发信号(402)、行使能信号(403)和行消隐信号(404)；所述列信号(500)包括像素数据(501)、列移位时钟(502)、列锁存信号(503)和列清零信号(504)、列驱动有效信号(505)；所述像素数据(501)可以和行地址信号(401)复用。

所述行驱动电路的行信号(400)可以左向右或从右向左传输；所述列驱动电路的列信号(500)可以从上向下或从下向上传输。

所述差分接口(104)输出的数字信号组(602)接入接口转换模块(105)；所述接口转换模块(105)输出的行信号(400)接入行驱动电路(102)、输出的列信号(500)接入列驱动电路(103)；所述行驱动电路(102)、列驱动电路(103)的输出信号均连接至像素单元阵列(101)。

所述差分信号组(601)包含时钟差分对(610和611)、同步差分对(612和613)和数据差分对；所述差分接口(104)将时钟差分对转化为时钟信号(690)、将同步差分对转化为同步信号(691)、将数据差分对转化为数据信号(692)；所述数据差分对的数量可以扩展，最大数量不受限制。如图9所示为4对差分数据信号和2对时钟差分对信号。

如图10所示，所述同步差分对不是必须；如果同步差分没有时，通过时钟信号(690)、分频器(111)和计数器(112)产生同步信号(691)；分频器可采用各类触发器、锁存器或锁相环实现。

所述接口转换模块(105)通过多组串行移位的方式将数据信号(692)转换为行信号(400)和列信号(500)；所述行信号(400)和列信号(500)在所述同步信号(693)有效时通过锁存器组(110)输出；

所述接口转换模块(105)可以不采用同步信号(691)直接输出行信号(400)和列信号(500)；

实施例三：

参见图11，所述像素电路阵列(101)中的像素电路单元由一个存储器单元(111)和一个驱动单元(112)组成；所述存储器单元(111)用于保存像素的开关状态，其输入为行选通信号(311)和列数据信号(312)；所述行选通信号(311)为行选通信号组(301)中的一个信号，用于选通该行有效；所述列数据信号(312)为列数据信号组(302)中的一个信号，用于表示该列的数据信号。

所述存储器单元(111)可以为静态存储器单元或动态存储器单元，所述静态存储器单元不具有电容，由4-10个晶体管构成，所述动态存储器单元由1-2个电容和1-3个晶体管构成；所述晶体管为金属-氧化物半导体场效应晶体管或其他类型的晶体管；所述电容为多晶-绝缘体-多晶电容、金属-绝缘体-金属电容、金属-氧化物-金属电容、深沟道电容或其他类型的电容。

所述驱动单元(112)用于驱动像素发光，由至少一个晶体管构成；存储器单元(111)的输出连接至驱动单元，驱动电路的输出接至电极(810)；如图12所示，当驱动电路由一个驱动管T1构成时，驱动管T1的源极S接至电源、漏极D接至电极810；

如图13所示，所述驱动单元(112)还可具有一个放电电路，由至少一个晶体管构成；当行偏置信号(314)有效时，放电管将通过电极(810)将显示器件(801)中的残余电荷释放；所述偏置信号(314)为行偏置信号组(301)中的一个信号，用于对该像素行进行放电；所述晶体管为金属-氧化物半导体场效应晶体管或其他类型的晶体管。

所述存储器单元(111)和所述驱动单元(112)使用同一个正电源。

所述像素电路阵列(101)的像素，每一行共用一个行选通信号(311)或每一行的若干列共用一个行选通信号(311)；每一行共用一个行偏置信号(314)或每一行的若干列共用一个行偏置信号(314)。

所述像素电路阵列(101)的像素，每一列共用数据信号(312)；所述数据信号(312)可以为单根信号线或两根极性相反的信号线；

实施例四：

参见图14，所述的硅基微显示器像素电路阵列驱动电路还可包括控制模块(110)，用于完成整个硅基驱动电路(100)的时序控制和寄存器参数配置；所述控制模块(110)通过控制信号(610)连接到微显示器外部；所述控制信号(610)采用但不限于IIC、SPI、UART或其他同步或异步串行或并行通信协议。

所述电源信号(611)包含正电源输入(710)和负电源输入(711)；所述正电源输入(710)接入到硅基驱动电路中供晶体管使用，电压取值大于0V；所述负电源输入(711)连接到电极(810)上供显示器件使用，电压取值小于等于0V。

所述硅基微显示器像素电路阵列驱动电路还可包括电源管理模块(111)；所述电源管理模块(111)将电源信号(611)转换成引脚电源(710)和驱动电路电源(711)；所述引脚电源(710)供引脚使用；所述驱动电路电源(711)为单路或多路电源，供硅基驱动电路使用。

所述电源管理模块(111)还可以将电源信号(611)转换负电源通过负电源输出引脚(712)输出，所述负电源的电压范围小于或等于0V。

所述的硅基微显示器像素电路阵列驱动电路还可包括内建测试模块(112)，用于完成驱动电路和硅基微显示器的功能测试和性能测试，包括但不限于像素阵列、行驱动电路、列驱动电路的功能测试、像素电压、像素电流、发光亮度的性能测试；测试结果通过测试信号(612)连接至外部。

如图15所示，所述硅基微显示器像素电路阵列驱动电路还可包括校正模块(113)用于对像素数据进行伽玛校正和非线性校正。

实施例五：

如图16所示，所述像素电路阵列(101)中的像素电路阵列可以根据上半屏和下半屏划分，所述上半屏和下半屏的列驱动电路分开，其工作方式等同于整屏的工作方式。

如图17所示，所述像素电路阵列(101)中的像素电路阵列可以根据左半屏和右半屏划分，所述左半屏和右半屏的工作方式等同于上半屏和下半屏的工作方式。

如图18所示，所述像素电路阵列(101)中的像素电路阵列可以进一步划分成左上、左下、右上、右下四个子屏；每一个子屏的工作方式等同于上半屏和下半屏的工作方式。

以上详细描述了本发明的较佳具体实施例。应当理解，本领域的普通技术无需创造性劳动就可以根据本发明的构思作出诸多修改和变化。因此，凡本技术领域中技术人员依本发明的构思在现有技术的基础上通过逻辑分析、推理或者有限的实验可以得到的技术方案，皆应在由权利要求书所确定的保护范围内。