GOA电路的驱动方法和驱动装置与流程

本发明涉及显示器驱动技术领域,尤其涉及一种GOA电路的驱动方法和驱动装置。

背景技术：

平板显示装置具有机身薄、省电、无辐射等众多优点，得到了广泛的应用。现有的平板显示装置主要包括液晶显示装置(Liquid Crystal Display，LCD)及有机电致发光显示装置(Organic Light Emitting Display，OLED)。

主动式液晶显示装置中，每个像素具有一个薄膜晶体管(TFT)，其栅极(Gate)连接至水平扫描线，漏极(Drain)连接至垂直方向的数据线，源极(Source)则连接至像素电极。在水平扫描线上施加足够的电压，会使得该条线上的所有TFT打开，此时该水平扫描线上的像素电极会与垂直方向的数据线连接，从而将数据线上的显示信号电压写入像素，控制不同液晶的透光度进而达到控制色彩的效果。目前主动式液晶显示面板水平扫描线的驱动主要由面板外接的IC来完成，外接的IC可以控制各级水平扫描线的逐级充电和放电。而GOA技术，即Gate Driver on Array(阵列基板行驱动)技术，可以运用液晶显示面板的原有制程将水平扫描线的驱动电路制作在显示区周围的基板上，使之能替代外接IC来完成水平扫描线的驱动。GOA技术能减少外接IC的绑定(bonding)工序，有机会提升产能并降低产品成本，而且可以使液晶显示面板更适合制作窄边框或无边框的显示产品。

现有的GOA驱动电路，通常包括级联的多个GOA单元，每一级GOA单元对应驱动一级水平扫描线。GOA单元的主要结构包括上拉电路(Pull-up part)，上拉控制电路(Pull-up control part)，传递电路(Transfer Part)和下拉维持电路(Pull-down Holding Part)，以及负责电位抬升的自举(Boast)电容。上拉电路主要负责将时钟信号(Clock)输出为栅极(Gate)信号；上拉控制电路负责控制上拉电路的打开时间，一般连接前面级GOA电路传递过来的传递信号或者Gate信号；下拉维持电路则负责将Gate输出信号和上拉电路的Gate信号(通常称为Q点)维持(Holding)在关闭状态(即低电平电位)，自举电容(C boast)则负责Q点的二次抬升，这样有利于上拉电路的Gate信号输出。

在GOA电路的中，数据缓冲时间(Line Buffer)的定义是扫描起始信号(STV)的上升沿到显示装置的数据驱动器输出的数据电压信号(Date)的第一上升沿的间隔时间。数据缓冲时间越长，则数据驱动电路的成本越高，这样就不利于显示装置成本的降低。

技术实现要素：

为了解决上述现有技术存在的问题，本发明的目的在于提供一种减小数据缓冲时间(Line Buffer)的GOA电路的驱动方法和驱动装置。

为了实现上述目的，本发明采用了如下的技术方案：

一种GOA电路的驱动方法，所述GOA电路包括级联设置的多级GOA驱动单元，所述驱动方法包括：向每一级GOA驱动单元输入第一时钟信号、第二时钟信号以及恒压电位，控制所述多级GOA驱动单元逐级输出扫描驱动信号，其中，第一至第四级GOA驱动单元还输入扫描起始信号；其中，所述第一时钟信号和所述第二时钟信号选自一时钟信号组中的两个不同时钟信号，所述时钟信号组包括八个高频时钟信号CK₁～CK₈，其中，CK_m和CK_m+4互为反相信号；所述第一时钟信号自CK₅开始循环输出高频时钟信号CK₁～CK₈，所述第二时钟信号自CK₁开始循环输出高频时钟信号CK₁～CK₈；其中，每一个高频时钟信号的周期为T，在一个周期T中高电平脉宽为T₁；其中，在每一帧图像的扫描驱动中：高频时钟信号CK_m的第一个周期的高电平脉宽为T_1m，且T_1m<T₁；m＝1、2、3、4。

具体地，

具体地，

具体地，高频时钟信号CK₁的第一个周期相比于所述扫描驱动起始信号滞后的时间为H；其中，T＝8H，T₁＝3.2H。

具体地，每一级GOA驱动单元包括上拉控制电路、上拉电路、级传电路、自举电容以及下拉维持电路，所述上拉控制电路根据所述第二时钟信号和前四级扫描驱动信号输出本级栅极控制信号，所述上拉电路根据所述第一时钟信号和本级栅极控制信号输出本级扫描驱动信号，所述级传电路根据所述第一时钟信号和本级栅极控制信号输出本级级传信号；所述下拉维持电路用于在本级GOA驱动单元处于非驱动时间时，将所述本级栅极控制信号和所述本级扫描驱动信号拉低至低电平。

本发明的另一方面是提供一种GOA电路的驱动装置，其包括时序控制芯片和GOA电路，所述GOA电路包括级联设置的多级GOA驱动单元，所述时序控制芯片向每一级GOA驱动单元输入第一时钟信号、第二时钟信号以及恒压电位，驱动所述多级GOA驱动单元逐级输出扫描驱动信号，其中，所述时序控制芯片还向第一至第四级GOA驱动单元输入扫描起始信号；其中，所述第一时钟信号和所述第二时钟信号选自一时钟信号组中的两个不同时钟信号，所述时钟信号组包括八个高频时钟信号CK₁～CK₈；其中，CK_m和CK_m+4互为反相信号；所述第一时钟信号自CK₅开始循环输出高频时钟信号CK₁～CK₈，所述第二时钟信号自CK₁开始循环输出高频时钟信号CK₁～CK₈；其中，每一个高频时钟信号的周期为T，在一个周期T中高电平脉宽为T₁；其中，在每一帧图像的扫描驱动中：高频时钟信号CK_m的第一个周期的高电平脉宽为T_1m，且T_1m<T₁；m＝1、2、3、4。

具体地，

具体地，

具体地，高频时钟信号CK₁的第一个周期相比于所述扫描驱动起始信号滞后的时间为H；其中，T＝8H，T₁＝3.2H。

具体地，每一级GOA驱动单元包括上拉控制电路、上拉电路、级传电路、自举电容以及下拉维持电路，所述上拉控制电路根据所述第二时钟信号和前四级扫描驱动信号输出本级栅极控制信号，所述上拉电路根据所述第一时钟信号和本级栅极控制信号输出本级扫描驱动信号，所述级传电路根据所述第一时钟信号和本级栅极控制信号输出本级级传信号；所述下拉维持电路用于在本级GOA驱动单元处于非驱动时间时，将所述本级栅极控制信号和所述本级扫描驱动信号拉低至低电平。

本发明实施例中提供的GOA电路的驱动方法和驱动装置，对应采用八个高频时钟信号驱动的GOA电路，在每一帧图像的扫描驱动中，将第一至第四个高频时钟信号CK₁～CK₄的第一个周期的高电平脉宽较小，在不影响GOA电路整体输出时序和电平的情况下，加快第一级GOA驱动单元的扫描驱动信号的输出，减小了扫描起始信号(STV)的上升沿到数据电压信号(Date)的第一上升沿的间隔时间，即缩短了数据缓冲时间(Line Buffer)，有利于降低驱动电路的成本。

附图说明

图1是本发明实施例提供的GOA电路的驱动装置的结构示意图；

图2是本发明实施例中的GOA驱动单元的电路图；

图3是本发明实施例提供的GOA电路的驱动方法的信号波形图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面结合附图对本发明的具体实施方式进行详细说明。这些优选实施方式的示例在附图中进行了例示。附图中所示和根据附图描述的本发明的实施方式仅仅是示例性的，并且本发明并不限于这些实施方式。

在此，还需要说明的是，为了避免因不必要的细节而模糊了本发明，在附图中仅仅示出了与根据本发明的方案密切相关的结构和/或处理步骤，而省略了与本发明关系不大的其他细节。

本实施例提供了一种GOA电路的驱动装置，如图1所示，所述驱动装置包括时序控制芯片(Tcon)1和GOA电路2，所述GOA电路2包括级联设置的多级GOA驱动单元GOA₁～GOA_N，所述时序控制芯片1向每一级GOA驱动单元GOA₁～GOA_N输入第一时钟信号CK、第二时钟信号XCK以及恒压电位VSS，驱动所述多级GOA驱动单元GOA₁～GOA_N逐级输出扫描驱动信号G₁～G_N，提供到显示面板中。其中，所述时序控制芯片1还向第一至第四级GOA驱动单元GOA₁～GOA₄输入扫描起始信号STV。

其中，如图2所示，本实施例中，每一级GOA驱动单元包括上拉控制电路10、上拉电路20、级传电路30、自举电容Cb以及下拉维持电路40。所述上拉控制电路10根据所述第二时钟信号XCK和前四级扫描驱动信号ST_n-4输出本级栅极控制信号Q_n，所述上拉电路20根据所述第一时钟信号CK和本级栅极控制信号Q_n输出本级扫描驱动信号G_n，所述级传电路30根据所述第一时钟信号CK和本级栅极控制信号Q_n输出本级级传信号ST_n；所述下拉维持电路40用于在本级GOA驱动单元处于非驱动时间时，将所述本级栅极控制信号Q_n和所述本级扫描驱动信号G_n拉低至低电平(即恒压电位VSS)。需要说明的是，当n-4小于零时，ST_n-4不存在，此时应当采用时序控制芯片1提供的STV信号代替。

具体地，如图2所示，所述上拉控制电路10包括第一上拉晶体管T11和第二上拉晶体管T12，所述第一上拉晶体管T11和第二上拉晶体管T12的栅极相互连接并接收第二时钟信号XCK，所述第一上拉晶体管T11的源极接收对应的前四级传递信号ST_n-4，所述第一上拉晶体管T11的漏极与所述第二上拉晶体管T12的源极相互连接，所述第二上拉晶体管T12的漏极作为上拉控制电路10输出端，输出本级栅极控制信号Q_n。进一步地，在本实施例中，如图2所示，为了使得电路更加稳定，所述上拉控制电路10还包括第三上拉晶体管T13，所述第三上拉晶体管T13的栅极连接到所述第二上拉晶体管T12的漏极，源极连接至所述所述第一上拉晶体管T11的漏极，栅极连接至所述上拉电路20的输出端。需要说明的是，所述第三上拉晶体管T13在导通时，其源极和漏极之间的电阻很大，电流很小，以不影响连接在其漏极的上拉电路20的输出端的电位为准。

具体地，如图2所示，所述上拉电路20包括第四上拉晶体管T21，所述第四上拉晶体管T21的栅极连接至所述上拉控制电路10输出端，接收栅极控制信号Q_n，源极连接至第一时钟信号CK，漏极作为所述上拉电路20的输出端，输出本级扫描驱动信号G_n。

具体地，如图2所示，所述自举电容Cb连接在所述上拉控制电路10的输出端和所述上拉电路20的输出端之间。即，自举电容Cb的两端分别连接栅极控制信号Q_n和扫描驱动信号G_n，所述自举电容Cb的作用是在Q_n为高电平时，存储晶体管T21栅端电压，当G_n输出高电平，自举电容Cb可以二次抬升晶体管T21的栅极的电位，以保证晶体管T21可靠地开启与输出扫描驱动信号。

具体地，如图2所示，所述级传电路30包括传递晶体管T22，所述传递晶体管T22的栅极连接至所述上拉控制电路10输出端，接收栅极控制信号Q_n，源极连接至第一时钟信号CK，漏极作为所述级传电路30的输出端，输出本级级传信号ST_n。输出本级级传信号ST_n是用于控制后四级的上拉控制单元，通过由传递信号控制上拉控制单元，避免使用扫描驱动信号来控制这一动作，使得扫描驱动信号更加稳定。

所述下拉维持电路40主要是用于在本级的GOA驱动单元处于非输出时序时，将电路中的一些主要节点(例如栅极控制信号Q_n、扫描驱动信号G_n和级传信号ST_n)的电位拉低至低电平。本实施例中，所述下拉维持单元40包括第一下拉维持电路41和第二下拉维持电路42，第一下拉维持电路41和第二下拉维持电路42交替地将所述栅极控制信号Q_n、扫描驱动信号G_n和级传信号ST_n连通至基准低电平信号VSS，维持在关闭状态。

具体地，如图2所示，所述第一下拉维持电路41和第二下拉维持电路42具有相同的电路结构，所述第一下拉维持电路41和第二下拉维持电路42分别包括第一晶体管T31、T32、第二晶体管T23、T24、第三晶体管T41、T42、第四晶体管T51、T61、第五晶体管T52、T62、第六晶体管T53、T63和第七晶体管T54、T64。其中，第一晶体管T31、T32、第二晶体管T23、T24、第三晶体管T41、T42的漏极均连接至基准低电平信号VSS，第一晶体管T31、T32、第二晶体管T23、T24、第三晶体管T41、T42的栅极相互连接并同时接收控制信号P_n、K_n，第一晶体管T31、T32的源极连接至扫描驱动信号G_n，第二晶体管T23、T24的源极连接至级传信号ST_n，第三晶体管T41、T42的源极连接至栅极控制信号Q_n。所述第四晶体管T51、T61的栅极和源极连接并接收下拉时钟信号LC1、LC2，漏极与所述第五晶体管T52、T62的源极连接；所述第五晶体管T52、T62的栅极连接至所述栅极控制信号Q_n，漏极连接至基准低电平信号VSS；所述第六晶体管T53、T63的源极与所述第四晶体管T51、T61的源极连接，接收下拉时钟信号LC1、LC2，栅极与所述第四晶体管T51、T61的漏极连接，漏极与所述第七晶体管T54、T64的源极连接；所述第七晶体管T54、T64的栅极连接至所述栅极控制信号Q_n，漏极连接至基准低电平信号VSS。其中，所述第六晶体管T53、T63的漏极输出控制信号控制信号P_n、K_n，连接至第一晶体管T31、T32、第二晶体管T23、T24、第三晶体管T41、T42的栅极。

其中，所述第一下拉维持电路41接收的第一下拉时钟信号LC1与所述第二下拉维持电路42接收的第二下拉时钟信号LC2的高低电平逻辑相反的低频信号，即，当LC1为高电平，则LC2为低电平；反之，当LC1为低电平，则LC2为高电平。

进一步地，在本实施例中，如图2所示，为了使得电路更加稳定，所述基准低电平信号VSS包括第一基准低电平信号Vss1和第二基准低电平信号Vss2，所述第一晶体管T31、T32、第二晶体管T23、T24、第三晶体管T41、T42的漏极分别连接至所述第一基准低电平信号Vss1，所述第五晶体管T52、T62的漏极连接至所述第一基准低电平信号Vss1；所述第七晶体管T54、T64的漏极连接至所述第二基准低电平信号Vss2。其中，所述第一基准低电平信号Vss1的电位低于所述第二基准低电平信号Vss2的电位。

如上实施例所提供的GOA电路的驱动装置的驱动过程如下：

(1)、在传递到第n级GOA驱动单元之前，本实施例以第一下拉时钟信号LC1为高电平和第二下拉时钟信号LC2为低电平为例，此时控制信号P_n为高电平、K_n为低电平，由第一下拉维持电路41维持各节点电压。第n级GOA驱动单元的栅极控制信号Q_n、扫描驱动信号G_n和级传信号ST_n都被拉低至基准低电平信号。

(2)、在传递到第n级GOA驱动单元时，第二时钟信号XCK和对应的前四级传递信号ST_n-4为高电平，节点Q_n为高电平，第四上拉晶体管T21导通；由于第一时钟信号CK和第二时钟信号XCK反相，为低电平，此时扫描驱动信号G_n为低电平；而由于节点Q_n为高电平，控制信号P_n被拉低为低电平，第n级GOA驱动单元的栅极控制信号Q_n、扫描驱动信号G_n和级传信号ST_n与基准低电平信号之间的连接被切断。

(3)、第一时钟信号CK和第二时钟信号XCK进入下一个时序，此时，第二时钟信号XCK和对应的前四级传递信号ST_n-4为低电平，由于自举电容Cb的作用，节点Q_n保持高电平，控制信号P_n保持为低电平，第四上拉晶体管T21保持导通；此时，第一时钟信号CK与第二时钟信号XCK相反，为高电平，扫描驱动信号G_n为输出为高电平，进行相应行的扫描。级传信号ST_n也为高电平。

(4)、第一时钟信号CK和第二时钟信号XCK进入下一个时序，此时，第二时钟信号XCK为高电平，而对应的前四级传递信号ST_n-4为低电平，节点Q_n变为低电平，第一时钟信号CK为低电平，此时扫描驱动信号G_n为低电平，完成相应行的扫描。而由于节点Q_n为低电平，控制信号P_n变为高电平，第n级GOA驱动单元的栅极控制信号Q_n、扫描驱动信号G_n和级传信号ST_n都重新被拉低至基准低电平信号，保持低电位，维持关闭状态。

具体地，参阅图3的信号波形图，所述第一时钟信号CK和所述第二时钟信号XCK选自一时钟信号组中的两个不同时钟信号，所述时钟信号组包括八个高频时钟信号CK₁～CK₈；其中，CK_m和CK_m+4互为反相信号(m＝1、2、3、4)，具体为：CK₁和CK₅互为反相信号，CK₂和CK₆互为反相信号，CK₃和CK₇互为反相信号，CK₄和CK₈互为反相信号。所述第一时钟信号CK自CK₅开始循环输出高频时钟信号CK₁～CK₈，所述第二时钟信号XCK自CK₁开始循环输出高频时钟信号CK₁～CK₈。例如，对于第一级GOA驱动单元，上拉控制电路10接收的第二时钟信号XCK为CK₁，上拉电路20接收的第一时钟信号CK则选择为CK₅。进一步地，对于第一级GOA驱动单元，没有对应的前四级传递信号ST_n-4，因此需要输入扫描起始信号STV，类似的情况还发生在第二至第四级GOA驱动单元。

其中，对于八个高频时钟信号CK₁～CK₈，每一个高频时钟信号的周期为T，在一个周期T中高电平脉宽为T₁。

如图3所示，在本实施例中，为了缩短了数据缓冲时间(Line Buffer)，在每一帧图像的扫描驱动中：高频时钟信号CK_m的第一个周期的高电平脉宽为T_1m，且T_1m<T₁；m＝1、2、3、4。即减小CK₁～CK₄的第一个周期的高电平脉宽，由此可以使得第一级GOA驱动单元的Q点电压更快地完成第一次爬升，加快第一级GOA驱动单元的扫描驱动信号G₁的输出，减小了扫描起始信号(STV)的上升沿到数据电压信号(Date)的第一上升沿的间隔时间。

其中，第一个周期的高电平脉宽为T_1m最好是不小于正常周期(第二周期往后)的脉宽的一半，即

在本实施例中，T_1m(m＝1、2、3、4)的设定具体为具体地，参阅图3，高频时钟信号CK₁的第一个周期相比于所述扫描驱动起始信号滞后的时间为H；其中，高频时钟信号的周期T＝8H，脉宽T₁＝3.2H。

以上实施例中，通过将T_1m(m＝1、2、3、4)的设定具体为扫描起始信号(STV)的上升沿到数据电压信号(Date)的第一上升沿的间隔时间减小为5.9H。相对于传统的GOA电路的驱动方式，即T₁₁＝T₁₂＝T₁₃＝T₁₄＝T₁，这一数值变为7.5H。因此，按照本发明提供的GOA电路的驱动方法和驱动装置，缩短了初始驱动阶段的数据缓冲时间(Line Buffer)，有利于降低驱动电路的成本。

综上所述，本发明实施例中提供的GOA电路的驱动方法和驱动装置，对应采用八个高频时钟信号驱动的GOA电路，在每一帧图像的扫描驱动中，将第一至第四个高频时钟信号CK₁～CK₄的第一个周期的高电平脉宽较小，在不影响GOA电路整体输出时序和电平的情况下，加快第一级GOA驱动单元的扫描驱动信号的输出，减小了扫描起始信号(STV)的上升沿到数据电压信号(Date)的第一上升沿的间隔时间，即缩短了数据缓冲时间(Line Buffer)，有利于降低驱动电路的成本。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

以上所述仅是本申请的具体实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本申请的保护范围。