选通驱动单元和包括该选通驱动单元的液晶显示装置的制作方法

本公开涉及液晶显示装置，并且更具体地，涉及一种用于窄边框(bezel)的选通驱动单元以及包括该选通驱动单元的液晶显示装置。

背景技术：

近来，随着信息社会发展，处理并显示大量信息的显示装置已快速进步，并且已经开发出了各种平板显示器(fpd)。例如，fpd可以包括液晶显示(lcd)装置、等离子体显示面板(pdp)装置、有机发光二极管(oled)显示装置和场发射显示(fed)装置。

一般来说，显示装置包括显示图像的显示面板以及向显示面板供应信号和电力的驱动单元。驱动单元包括分别将选通电压和数据电压供应至显示面板的像素区域的选通驱动单元和数据驱动单元、以及控制所述选通驱动单元和数据驱动单元的定时控制单元。

选通驱动单元包括使用选通控制信号来生成选通信号的选通移位寄存器。

图1是示出了根据相关技术的选通移位寄存器内的输出缓冲部的上拉晶体管的截面图，图2是示出了图1中的上拉晶体管的平面图。

如图1所示，上拉晶体管tu包括栅极g、栅极绝缘层13、有源层15、欧姆接触层16、源极s和漏极d。栅极g形成于基板11上，栅极绝缘层13形成于栅极g上。有源层15形成于栅极g上面的栅极绝缘层13上，欧姆接触层16形成于有源层15和源极s之间以及有源层15和漏极d之间。源极s和漏极d形成于栅极绝缘层13上，并彼此间隔开。

虽然未示出，但是上拉晶体管tu的栅极g连接到q节点，上拉晶体管tu的漏极d连接到供应时钟信号的信号线，并且上拉晶体管tu的源极s连接到输出选通信号的信号线。

由于具有相对高的频率和相对高的电压的时钟信号施加到上拉晶体管tu的漏极d，因此从上拉晶体管tu的源极s输出的选通信号可能变得不稳定。为了防止不稳定的选通信号，上拉晶体管tu可以形成为具有在选通移位寄存器的晶体管当中的最大尺寸。

在上拉晶体管tu中，栅极g和漏极d彼此交叠的第一面积a与栅极g和源极s彼此交叠的第二面积b相同(a＝b)。由于第一面积a和第二面积b彼此相同，因此漏极d与栅极g之间的寄生电容器的电容和源极s与栅极g之间的寄生电容器的电容相同。

在图2中，源极s和漏极d覆盖栅极g。上拉晶体管tu的源极s包括各自具有条形的多个第一源极s1以及与所述多个第一源极s1的一端连接的第二源极s2。漏极d包括各自具有条形的多个第一漏极d1以及与所述多个第一漏极d1的一端连接的第二漏极d2。第二源极s2和第二漏极d2彼此面对。所述多个第一源极s1和所述多个第一漏极d1彼此交替设置并且彼此间隔开。所述多个第一源极s1的另一端与第二漏极d2间隔开，并且所述多个第一漏极d1的另一端与第二源极s2间隔开。

所述多个第一漏极d1中的每一个具有与所述多个第一源极s1中的每一个相同的宽度和长度，并且所述多个第一漏极d1和所述多个第一源极s1彼此间隔开相同的距离。结果，漏极d和栅极g彼此交叠的第一面积a与源极s和栅极g彼此交叠的第二面积b相同，并且在所述多个第一源极s1和所述多个第一漏极d1之间构成多个通道。

已经提出了选通驱动单元被集成在显示面板中的板内选通(gip)型lcd装置，并且该lcd装置需要具有窄边框以及轻重量和薄外形，该窄边框被限定为针对诸如监视器或电视的最终产品的细长设计的显示区域外部的非显示区域的宽度。

然而，在根据相关技术的gip型lcd装置中，由于上拉晶体管tu被形成为具有对于多个通道足够的宽度w，这限制了获得窄边框。

技术实现要素：

本公开的实施方式涉及选通驱动单元。因此，一个实施方式涉及一种选通驱动单元和包括该选通驱动单元的液晶显示装置，其基本上消除了由于相关技术的局限性和缺点而导致的一个或更多个问题。

一个实施方式涉及一种选通驱动单元和用于获得窄边框的包括该选通驱动单元的液晶显示装置。

本公开的优点和特征将在下面的描述中进行部分地阐述，并且对于本领域普通技术人员而言在研究了以下内容之后部分地将变得显而易见或者可以从本公开的实践中获知。本文中的实施方式的其它优点和特征可以通过在所撰写的说明书及其权利要求书以及附图中具体指出的结构来实现和获得。

为了实现根据本公开的一个方面的目的的其它优点和特征，一个实施方式涉及一种选通驱动单元，该选通驱动单元包括依次输出多个选通信号的多个级，其中，所述多个级中的每一级包括第一晶体管，该第一晶体管包括：栅极；栅极绝缘层，该栅极绝缘层位于所述栅极上；以及源极和漏极，该源极和该漏极位于所述栅极上面的所述栅极绝缘层上，所述源极和所述漏极彼此间隔开，并且其中，所述栅极和所述源极彼此交叠的第二面积大于所述栅极和所述漏极彼此交叠的第一面积。

在另一方面，一个实施方式涉及一种液晶显示装置，该液晶显示装置包括显示面板、选通驱动单元、数据驱动单元和定时控制单元，该选通驱动单元包括依次输出多个选通信号的多个级，其中，所述多个级中的每一级包括第一晶体管，该第一晶体管包括：栅极；栅极绝缘层，该栅极绝缘层位于所述栅极上；以及源极和漏极，该源极和该漏极位于所述栅极上面的所述栅极绝缘层上，所述源极和所述漏极彼此间隔开，并且其中，所述栅极和所述源极彼此交叠的第二面积大于所述栅极和所述漏极彼此交叠的第一面积。

要理解的是，前面的一般描述和下面的详细描述都是解释性的，并且旨在提供对所要求保护的实施方式的进一步解释。

附图说明

附图被包括进来以提供对本公开的进一步理解，并且被并入本说明书并构成本说明书的一部分，附图例示了本公开的实施方式，并且与本说明书一起用来解释本公开的实施方式的原理。

图1是示出了根据相关技术的选通移位寄存器内的输出缓冲部的上拉晶体管的截面图。

图2是示出了图1中的上拉晶体管的平面图。

图3是示出了根据本公开的实施方式的液晶显示装置的视图。

图4是示出了根据本公开的实施方式的选通驱动单元的选通移位寄存器的视图。

图5是示出了根据本公开的实施方式的选通驱动单元的选通移位寄存器的第一级的视图。

图6是示出了根据本公开的实施方式的选通驱动单元的选通移位寄存器的第一级的输出缓冲部的视图。

图7是示出了根据本公开的实施方式的选通驱动单元的选通移位寄存器中的输出缓冲部的上拉晶体管的截面图。

图8是示出了图7中的上拉晶体管的平面图。

图9是示出了根据本公开的实施方式的针对选通驱动单元的选通移位寄存器的宽度的第一节点的电压的视图。

具体实施方式

现在将详细地参考本公开的实施方式，其示例被例示在附图中。在下面的描述中，当确定与本文件相关的公知功能或配置的详细描述不必要地使本公开的实施方式的要点变得模糊时，将省略其详细描述。所描述的处理步骤和/或操作的进展是示例；然而，步骤和/或操作的顺序不限于本文中所阐述的，并且可以按照本领域中已知的一样被改变，除了必须按照特定顺序发生的步骤和/或操作之外。相同的附图标记自始至终表示相同的元件。以下说明中所使用的相应元件的名称仅仅是为了方便书写说明书而选择的，并因此可以与实际产品中使用的不同。

图3是示出了根据本公开的实施方式的液晶显示装置的视图。

在图3中，根据本公开的实施方式的液晶显示装置包括显示面板200、选通驱动单元400、数据驱动单元600和定时控制单元800。

显示面板200包括彼此交叉的多条选通线gl和多条数据线dl，并且在所述多条选通线gl和所述多条数据线dl的交叉处设置有多个像素p。所述多个像素响应于从多条选通线gl提供的选通信号而根据从多条数据线dl提供的数据信号(数据电压)显示图像。

选通驱动单元400可以形成在显示面板200的非显示区域中以具有板内选通(gip)型。选通驱动单元400可以包括根据定时控制单元800所提供的多个选通控制信号gcs而向多条选通线gl供应选通信号的选通移位寄存器。

数据驱动单元600可以根据由定时控制单元800提供的多个数据控制信号dcs将从定时控制单元800输入的数字图像数据rgb转换成使用基准伽玛电压的数据信号，并且可以将所述数据信号供应给多条数据线dl。

定时控制单元800可以根据显示面板200的尺寸和分辨率来布置从外部输入的图像数据rgb，并且可以将该图像数据供应给数据驱动单元600。定时控制单元800可以使用从外部输入的诸如点时钟信号dclk、数据使能信号de、水平同步信号hsync和垂直同步信号vsync这样的同步信号来生成多个选通控制信号gcs和多个数据控制信号dcs，并且可以分别向选通驱动单元400和数据驱动单元600供应多个选通控制信号gcs和多个数据控制信号dcs。多个选通控制信号gcs可以包括具有不同相位的多个时钟信号以及指示选通驱动单元400的操作的开始的起始电压。

图4是示出了根据本公开的实施方式的选通驱动单元的选通移位寄存器的视图。

在图4中，根据本公开的实施方式的选通移位寄存器可以响应于多个时钟信号clk和由定时控制单元800(图3中的)提供的起始电压vst而依次输出第一至第n选通信号vout1至vout(n)。该选通移位寄存器可以包括第一至第n级st1至st(n)。所述第一至第n级st1至st(n)可以每次一帧分别依次输出第一至第n选通信号vout1至vout(n)。第一至第n级st1至st(n)中的每一级接收多个时钟信号clk中的一个、高电平电压vdd和低电平电压vss。所述高电平电压vdd和低电平电压vss是直流(dc)电压，并且高电平电压vdd可以具有比低电平电压vss相对更高的电压。

第一至第n级st1至st(n)中的每一级可以响应于前一级的选通信号而输出选通信号。由于第一级st1不具有前一级，因此第一级st1可以使用由(图3中的)定时控制单元800提供的起始电压vst来输出第一选通信号vout1。

另外，第一至第n级st1至st(n)中的每一级可以响应于下一级的选通信号而输出选通信号。由于第n级st(n)不具有下一级，所以第n级st(n)可以使用由虚拟级(未示出)提供的信号来输出第n个选通信号vout(n)。

例如，第一级st1可以响应于起始电压vst、时钟信号clk和第二级st2的第二选通信号vout2而输出第一选通信号vout1。第二至第n级st2至st(n)中的每一级可以响应于前一级的选通信号、时钟信号clk和下一级的选通信号而分别依次输出第二至第n选通信号vout2至vout(n)。

第一至第n级st1至st(n)中的每一级可以包括用于输出第一至第n选通信号vout1至vout(n)的多个晶体管，并且所述第一至第n级st1至st(n)可以具有彼此相似的电路结构和相似的操作。结果，下面将以第一级st1为代表进行说明。

图5是示出了根据本公开的实施方式的选通驱动单元的选通移位寄存器的第一级的视图，图6是示出了根据本公开的实施方式的选通驱动单元的的选通移位寄存器的第一级的输出缓冲部的视图。

在图5中，第一级st1包括节点控制部110和输出缓冲部120。节点控制部110包括多个晶体管(未示出)和至少一个电容器(未示出)。所述多个晶体管可以响应于起始电压vst和第二选通信号vout2来控制第一节点q和第二节点qb的电压。节点控制部110响应于第二选通信号vout2来用高电平电压vdd对第二节点qb进行充电，并且用低电平电压vss对第一节点q进行放电。

输出缓冲部120从(图3中的)定时控制单元800接收时钟信号clk。当第一节点q被充以高电平电压vdd时，输出缓冲部120将时钟信号clk施加到输出端子no。当第二节点qb被充以高电平电压vdd时，输出缓冲部120将低电平电压vss施加到输出端子no。

在图6中，输出缓冲部120包括上拉晶体管tu和下拉晶体管td。上拉晶体管tu根据第一节点q的电压而导通或截止。当上拉晶体管tu导通时，时钟信号clk被施加到输出端子no。下拉晶体管td根据第二节点qb的电压而导通或截止。当下拉晶体管td导通时，低电平电压被施加到输出端子no。

由于施加到上拉晶体管tu的漏极d的时钟信号clk具有相对高的电压和相对高的频率，因此上拉晶体管tu在第一至第n级st1至st(n)中的每一级的多个晶体管中具有最大的尺寸和最大的面积。

图7是示出了根据本公开的实施方式的选通驱动单元的选通移位寄存器中的输出缓冲部的上拉晶体管的截面图，图8是示出了图7中的上拉晶体管的平面图。

在图7中，上拉晶体管tu包括栅极g、栅极绝缘层103、有源层105、欧姆接触层106、源极s和漏极d。栅极g形成在基板101上，并且栅极绝缘层103形成在栅极g上。有源层105形成在栅极g上面的栅极绝缘层103上，并且欧姆接触层106形成在有源层105和源极s之间以及有源层105和漏极d之间。源极s和漏极d形成在栅极绝缘层103上并且彼此间隔开。

上拉晶体管tu的栅极g连接到第一节点q，上拉晶体管tu的漏极d连接到提供时钟信号clk的信号线，并且上拉晶体管tu的源极s连接到输出第一选通信号vout1的信号线。

由于具有相对高的频率和相对高的电压的时钟信号clk被施加到上拉晶体管tu的漏极d，因此从上拉晶体管tu的源极s输出的第一选通信号vout1可能变得不稳定。为了防止不稳定的选通信号，上拉晶体管tu形成为在选通移位寄存器的多个晶体管当中具有最大的尺寸。

在上拉晶体管tu中，栅极g和漏极d彼此交叠的第一面积a小于栅极g和源极s彼此交叠的第二面积b(a＜b)。例如，第二面积b可以是第一面积a的2.5倍至6倍。由于第一面积a小于第二面积b，因此漏极d和栅极g之间的(图6中的)寄生电容器cgd的电容小于源极s和栅极g之间的(图6中的)寄生电容器cgs的电容。例如，源极s和栅极g之间的寄生电容cgs的电容可以是漏极d和栅极g之间的寄生电容cgd的电容的2.5倍至6倍。

结果，上拉晶体管的宽度减小并且获得了窄边框。

在图8中，源极s和漏极d与栅极g交叠。上拉晶体管tu的源极s包括各自具有条形的多个第一源极s1以及与所述多个第一源极s1的一端连接的第二源极s2。漏极d包括各自具有条形的多个第一漏极d1以及与所述多个第一漏极d1的一端连接的第二漏极d2。所述多个第一源极s1和所述多个第一漏极d1彼此交替设置并且彼此间隔开。所述多个第一源极s1的另一端与第二漏极d2间隔开，并且所述多个第一漏极d1的另一端与第二源极s2间隔开。

所述多个第一源极s1两侧的最外侧的第一源极s1具有大于所述最外侧的第一源极s1之间的其它第一源极s1的宽度。最外侧的第一源极s1之间的其它第一源极s1具有与第一漏极d1相同的宽度。第二漏极d2具有与第二源极s2相同的宽度。所述多个第一源极s1和所述多个第一漏极d1彼此间隔开相同的距离并且具有相同的长度。

结果，源极s和栅极g彼此交叠的第二面积b可以是漏极d和栅极g彼此交叠的第一面积a的2.5倍至6倍。此外，源极s和栅极g之间的(图6中的)寄生电容器cgs的电容可以是漏极d和栅极g之间的(图6中的)寄生电容器cgd的电容的2.5倍至6倍。

随着漏极d和栅极g之间的寄生电容器cgd的电容与源极s和栅极g之间的寄生电容器cgs的电容的电容比cgd∶cgs增大，第一节点q的电压增加。例如，当电容比cgd∶cgs从约1∶1增大到约1∶2.5时，第一节点q的电压可以增加约2v。当第一节点q的电压增加时，从上拉晶体管tu的源极s输出的第一选通信号vout1可以是稳定的。

第一节点q的电压不会根据电容比cgd∶cgs的增加而连续地增加。相反，第一节点q的电压是饱和的。例如，当电容比cgd∶cgs为约1∶6时，第一节点q的电压可以是饱和的。

由于通过调整电容比cgd∶cgs来增加第一节点q的电压具有限制，因此多个第一源极s1和多个第一漏极d1形成为具有多个预定参考数目。结果，上拉晶体管tu可以包括大于参考数目的多个通道。

在根据本公开的实施方式的lcd装置中，通过调整电容比cgd∶cgs来使从上拉晶体管tu的源极s输出的第一选通信号vout1稳定，而无需像在相关技术的lcd装置中通过增加上拉晶体管tu的宽度w来增加(图2的)第一源极s1和(图2的)第一漏极d1之间的通道的数目。因此，与相关技术的lcd装置相比，根据本公开的实施方式的lcd装置具有更小的宽度w的上拉晶体管tu，并且获得了窄边框。

图9是示出了根据本公开的实施方式的针对选通驱动单元的选通移位寄存器的宽度的第一节点的电压的视图。

在图9中，第一曲线g1示出了针对根据相关技术的选通移位寄存器的上拉晶体管的宽度的第一节点q的电压，第二曲线g2是示出了针对根据本公开的实施方式的选通移位寄存器的上拉晶体管的宽度的第一节点q的电压。

如在第一曲线g1中，当相关技术的上拉晶体管的宽度从约2700μm增加到约3100μm时，第一节点q的电压增加了约0.5v。如在第二曲线g2中，当本公开的实施方式的上拉晶体管具有宽度约2700μm和约1∶2.5至1∶6的电容比cgd∶cgs时，第一节点q的电压增加了约2v。

为了供应稳定的选通信号，形成在源极s和栅极g之间的(图6中的)寄生电容cgs的电容大于在漏极d和栅极g之间的(图6中的)寄生电容cgd的电容，要比通过增加上拉晶体管tu的宽度w以增加通道数目更有效。由于减小了上拉晶体管tu的宽度w，因此获得了窄边框。由于通过调整电容比cgd∶cgs而增加第一节点q的电压具有限制，因此上拉晶体管tu形成为具有超过预定参考宽度的宽度。

因此，在根据本公开的实施方式的选通驱动单元中，由于栅极和漏极之间的电容与栅极和源极之间的电容的比率可以增加，因此上拉晶体管的宽度可以减小。结果，获得了具有窄边框的lcd装置。

以上已经描述了多个示例。然而，将要理解的是，可以进行各种修改。例如，如果所描述的技术按照不同的顺序被执行和/或如果所描述的系统、架构、装置或电路中的组件按照不同的方式进行组合和/或由其它组件或其等同物替换或补充，则可以获得适当的结果。因此，其它实施方式处于所附的权利要求的范围内。

相关申请的交叉引用

本申请要求于2015年12月30日在韩国知识产权局提交的韩国专利申请no.10-2015-0190198的权益，该韩国专利申请通过引用完整地并入到本文中。