扫描驱动器及应用其的显示设备的制作方法

本发明是有关于一种扫描驱动器及应用其的显示设备。

背景技术：

在信息传递愈来愈频繁的今天，显示设备的需求大幅上升。然而在显示设备中，如果扫描驱动器遇到漏电或者充电能力下降等问题，将使得扫描驱动器所输出的扫描信号的准位上拉不够快，降低操作能力。

因此，本公开提出一种扫描驱动器及应用其的显示设备，以期改善现有问题或其他问题。

技术实现要素：

本发明有关于一种扫描驱动器，包含多级扫描驱动电路。各该扫描驱动电路包括：一驱动晶体管，具有一控制端用以接收一本级扫描控制信号，一第一端用以接收一第一时钟信号，以及一第二端输出一本级扫描信号；一输入级电路，耦接至该驱动晶体管，该输入级电路包括一第一输入晶体管与一第二输入晶体管，该第一输入晶体管具有一控制端、一第一端与一第二端，该第二输入晶体管具有一控制端、一第一端与一第二端，该第一输入晶体管的该控制端用以接收一下一级扫描信号，该第二输入晶体管的该控制端用以接收一上一级扫描信号，该第一输入晶体管的该第二端与该第二输入晶体管的该第二端耦接该驱动晶体管的该控制端；一下拉电路，耦接至该驱动晶体管，用以下拉该本级扫描控制信号与该本级扫描信号；以及一电容，耦接至该驱动晶体管，用以保持该本级扫描控制信号。在一第一扫描模式下，该第一输入晶体管的该第一端接收该第一时钟信号，该第二输入晶体管的该第一端接收一第一扫描方向控制信号；以及在一第二扫描模式下，该第一输入晶体管的该第一端接收一第二扫描方向控制信号，该第二输入晶体管的该第一端接收该第一时钟信号。

本发明还有关于一种显示设备，包括：一像素阵列，以及一扫描驱动器，包括多级扫描驱动电路，耦接至并驱动该像素阵列。各该扫描驱动电路包括：一驱动晶体管，具有一控制端用以接收一本级扫描控制信号，一第一端用以接收一第一时钟信号，以及一第二端输出一本级扫描信号；一输入级电路，耦接至该驱动晶体管，该输入级电路包括一第一输入晶体管与一第二输入晶体管，该第一输入晶体管具有一控制端、一第一端与一第二端，该第二输入晶体管具有一控制端、一第一端与一第二端，该第一输入晶体管的该控制端用以接收一下一级扫描信号，该第二输入晶体管的该控制端用以接收一上一级扫描信号，该第一输入晶体管的该第二端与该第二输入晶体管的该第二端耦接该驱动晶体管的该控制端；一下拉电路，耦接至该驱动晶体管，用以下拉该本级扫描控制信号与该本级扫描信号；以及一电容，耦接至该驱动晶体管，用以保持该本级扫描控制信号。在一第一扫描模式下，该第一输入晶体管的该第一端接收该第一时钟信号，该第二输入晶体管的该第一端接收一第一扫描方向控制信号。在一第二扫描模式下，该第一输入晶体管的该第一端接收一第二扫描方向控制信号，该第二输入晶体管的该第一端接收该第一时钟信号。

为了对本发明的上述及其他方面有更佳的了解，下文特举实施例，并配合附图详细说明。

附图说明

图1示出根据本公开一实施例的显示设备100的功能方框图。

图2示出根据本公开第一实施例的一级扫描驱动电路的电路架构图。

图3示出根据本公开第一实施例处于第一扫描模式(正扫)下的第一充电阶段下的操作示意图。

图4示出根据本公开第一实施例处于第一扫描模式(正扫)下的第二充电阶段下的操作示意图。

图5示出根据本公开第一实施例处于第一扫描模式(正扫)下的放电阶段下的操作示意图。

图6示出根据本公开第一实施例处于第二扫描模式(反扫)的示意图。

图7示出根据本公开第二实施例的扫描驱动电路200a的电路架构图。

具体实施方式

本说明书的技术用语是参照本技术领域的习惯用语，如本说明书对部分用语有加以说明或定义，该部分用语的解释是以本说明书的说明或定义为准。本公开的各个实施例分别具有一或多个技术特征。在可能实施的前提下，本技术领域具有通常知识者可选择性地实施任一实施例中部分或全部的技术特征，或者选择性地将这些实施例中部分或全部的技术特征加以组合。

图1示出根据本公开一实施例的显示设备100的功能方框图。如图1所示，显示设备100包括：像素阵列110与扫描驱动器120，包括多级扫描驱动电路，耦接至并驱动该像素阵列110。像素阵列110具有排成阵列的多个像素(未示出)。扫描驱动器120的各级扫描驱动电路基本上可以具有相同或相似电路架构，将在下文对其进行说明。另外，如所知，扫描驱动器120可包含移位寄存器。在一些实施方式中，扫描驱动器120可通过半导体制程被直接形成在显示设备100的基板上。

图2示出根据本公开第一实施例的扫描驱动电路的电路架构图。图2中，扫描驱动电路200包括：驱动晶体管m1、输入级电路210(包括晶体管m2与m3)、下拉电路220(包括晶体管m4-m8)与电容230(举例而言，可由晶体管m9所组成)。

驱动晶体管m1具有一控制端(例如是栅极)用以接收一本级扫描控制信号q[n](亦即，节点q上的信号，其中节点q为输入级电路210与驱动晶体管m1相连的节点)，一第一端(例如是源极/漏极，下文亦同)用以接收一第一时钟信号xclk，以及一第二端(例如是漏极/源极)输出一本级扫描信号sr[n]。

输入级电路210耦接至该驱动晶体管m1。输入级电路包括第一输入晶体管m2与第二输入晶体管m3。该第一输入晶体管m2具有一控制端、一第一端与一第二端，该第二输入晶体管m3具有一控制端、一第一端与一第二端。该第一输入晶体管m2的该控制端用以接收一下一级扫描信号sr[n+1]。该第二输入晶体管m3的该控制端用以接收一上一级扫描信号sr[n-1]。该第一输入晶体管m2的该第二端与该第二输入晶体管m3的该第二端耦接该驱动晶体管m1的该控制端。

在一第一扫描模式(例如是正扫)下，该第一输入晶体管m2的该第一端接收该第一时钟信号xclk，该第二输入晶体管m3的该第一端接收一第一扫描方向控制信号u2d。也就是说，在第一扫描模式下，该第一输入晶体管m2的该第一端与驱动晶体管m1的源极都接收该第一时钟信号xclk。

在一第二扫描模式(例如是反扫)下，该第一输入晶体管m2的该第一端接收一第二扫描方向控制信号(d2u)，该第二输入晶体管m3的该第一端接收该第一时钟信号xclk。也就是说，在第二扫描模式下，该第二输入晶体管m3的该第一端与驱动晶体管m1的源极都接收该第一时钟信号xclk。

下拉电路220耦接至该驱动晶体管m1，用以下拉该本级扫描控制信号q[n]与该本级扫描信号sr[n]。该下拉电路220包括：一分压电路221，重置晶体管m6、第一下拉晶体管m7与第二下拉晶体管m8。

分压电路221用以根据一第一电压vgl(例如是一低于接地电压的负电压电平，例如可与时钟信号xclk/clk的低准位相同)及/或一第二电压vgh(例如高于接地电压的正电压电平，例如可与时钟信号xclk/clk的高准位相同)以产生一下拉电压p[n]。该分压电路221包括：一第一分压晶体管m4、一第二分压晶体管m5与电阻r。电阻r的电阻值例如但不受限于，400k欧姆。

第一分压晶体管m4具有一控制端用以接收一第二时钟信号clk，一第一端用以接收第二电压vgh，以及，一第二端用以产生该下拉电压p[n]。

第二分压晶体管m5具有一控制端用以接收该本级扫描控制信号q[n]，一第一端用以接收该第一电压vgl，以及，一第二端用以产生该下拉电压p[n]。

重置晶体管m6，耦接于该第一下拉晶体管m7与该第二下拉晶体管m8，该重置晶体管m6响应于一重置信号rst而将该下拉电压p[n]重置。重置晶体管m6的控制端与第一端接收重置信号rst，其第二端耦接至下拉电压p[n]。

第一下拉晶体管m7耦接至该分压电路221，该第一下拉晶体管m7根据该下拉电压p[n]而决定是否下拉该本级扫描控制信号q[n]。第一下拉晶体管m7的控制端接收下拉电压p[n]，第一端接收本级扫描控制信号q[n]，第二端接收第一电压vgl。

第二下拉晶体管m8耦接至该分压电路221，该第二下拉晶体管m8根据该下拉电压p[n]而决定是否下拉该本级扫描信号sr[n]。第二下拉晶体管m8的控制端接收下拉电压p[n]，第一端接收本级扫描信号sr[n]，第二端接收第一电压vgl。

在晶体管m4为导通(由于时钟信号clk为高电位)且晶体管m5为截止(因为本级扫描控制信号q[n]被下拉至l)时，经分压后，分压电压p[n]为高电位h--(略低于vgh)，该第一下拉晶体管m7被导通而重置该本级扫描控制信号q[n](因为该第一下拉晶体管m7将该本级扫描控制信号q[n]下拉至第一低电压vgl)，且该第二下拉晶体管m8被导通而重置该本级扫描信号sr[n](因为该第二下拉晶体管m8将该本级扫描信号sr[n]下拉至第一低电压vgl)。

电容230，耦接至该驱动晶体管m1，用以保持该本级扫描控制信号q[n]。详细地说，构成电容230的晶体管m9的栅极耦接至该本级扫描电平信号q[n]，第一端与第二端彼此耦接，第一端耦接至驱动晶体管m1，而第二端则耦接至本级扫描信号sr[n]。

现请参考图3，其示出根据本公开第一实施例处于第一扫描模式(正扫)下的第一充电阶段下的操作示意图。

在该第一扫描模式(正扫)下，在一第一充电阶段(亦可称为预充电阶段)中，当该上一级扫描信号sr[n-1]为高电平时，该第二输入晶体管m3被导通以将该本级扫描控制信号q[n]充电至一第一电平(图3中，将此阶段的q[n]的电平标示为h-，因为h-略低于u2d(u2d为高电位vgh))。由于该本级扫描控制信号q[n]充电至第一电平，所以，驱动晶体管m1为导通(但尚未将该本级扫描信号sr[n]拉高)。另外，在此时，由于该下一级扫描信号sr[n+1]为低电平，该第一输入晶体管m2被截止。

另外，在下拉电路220中，第一分压晶体管m4为导通(由于时钟信号clk为高电位)且第二分压晶体管m5亦为导通(因为本级扫描控制信号q[n]充电至一第一电平h-)，使得经分压后，分压电压p[n]为低电位，导致重置晶体管m6、下拉晶体管m7与m8为截止。

现请参考图4，其示出根据本公开第一实施例处于第一扫描模式(正扫)下的第二充电阶段下的操作示意图。在该第一扫描模式下，在一第二充电阶段中，该第一时钟信号xclk为高电平，上一级扫描信号sr[n-1]与下一级扫描信号sr[n+1]为低电平使得输入晶体管m2与m3为截止。该本级扫描控制信号q[n]被保持为高电平h-(因为电容230)，因此，在上一阶段已为导通的驱动晶体管m1可将该本级扫描信号sr[n]拉高。由于电容耦合效应，该本级扫描控制信号q[n]由高电平h-更被拉高至h+(h+高于h-)。

另外，第二分压晶体管m5为导通(由于该本级扫描控制信号q[n]为高电平)与第一分压晶体管m4为截止(由于时钟信号clk为低电位)，使得经分压后，分压电压p[n]为低电位l+(略高于vgl)。此时，晶体管m6-m8仍为截止。

现请参考图5，其示出根据本公开第一实施例处于第一扫描模式(正扫)下的放电阶段下的操作示意图。在该第一扫描模式的放电阶段中，该下一级扫描信号sr[n+1]为高电平，使得该第一输入晶体管m2导通，以下拉该本级扫描控制信号q[n](从h+下拉至l)，因此，驱动晶体管m1为截止。

第一分压晶体管m4为导通(由于时钟信号clk为高电位)且第二分压晶体管m5为截止(因为本级扫描控制信号q[n]被下拉至l)，使得经分压后，分压电压p[n]为高电位(h--，略低于vgh)，导致下拉晶体管m7与m8为导通。下拉晶体管m7为导通，有助于将本级扫描控制信号q[n]被下拉至低准位，而下拉晶体管m8为导通则可将该本级扫描信号sr[n]下拉(亦即放电)。

现请参考图6，其示出根据本公开第一实施例处于第二扫描模式(反扫)的示意图。处于第二扫描模式(反扫)时，第一输入晶体管m2的源极接至第二扫描方向控制信号d2u，而该第二输入晶体管m3的该第一端接收该第一时钟信号xclk。至于本公开第一实施例处于反扫模式时的第一充电阶段，第二充电阶段与放电阶段，各晶体管的操作可参考上述而得知，于此不重述。

图7示出根据本公开第二实施例的扫描驱动电路200a的电路架构图。不同于图2，在本公开第二实施例的扫描驱动电路200a中，第一分压晶体管m4是二极管连接架构，亦即，第一分压晶体管m4的控制端与第一端彼此耦接，且耦接至时钟信号clk。通过将第一分压晶体管m4为二极管连接架构，当处于第一扫描模式(正扫模式)或第二扫描模式(反扫模式)的第二充电阶段时，可进一步降低第一下拉晶体管m7的漏电流。

至于本公开第二实施例的第一扫描模式(正扫模式)或第二扫描模式(反扫模式)的各阶段操作可参考第一实施例，于此不重述。

综上所述，虽然本发明已以实施例公开如上，然其并非用以限定本发明。本发明所属技术领域中的技术人员，在不脱离本发明的精神和范围内，当可作各种更动与润饰。因此，本发明的保护范围当视所附权利要求的限定为准。

【符号说明】

100：显示设备110：像素阵列

120：扫描驱动器

200、200a：扫描驱动电路

m1-m9：晶体管

210：输入级电路220：下拉电路

230：电容221：分压电路