GOA电路及具有该GOA电路的液晶显示装置的制作方法

本发明涉及液晶显示技术领域，尤其涉及一种goa(gatedriveronarray，阵列基板行驱动)电路及具有该goa电路的液晶显示装置。

背景技术

液晶显示器具有轻薄短小、节能、辐射指标普遍低于crt(cathoderaytube，阴极射线管)显示器等优点，使之逐渐代替crt显示器实现在各类电子产品中的广泛应用。目前，主动式液晶显示面板水平扫描线的驱动，主要由面板外接的ic(integratedcircuit，集成电路)来完成，外接的ic可以控制各级水平扫描线的逐级充电和放电。而goa技术，利用tft(thinfilmtransistor，薄膜晶体管)液晶显示器阵列制程将gate行扫描驱动信号电路制作在阵列基板上，从而实现对gate逐行扫描的驱动方式，因此，可以运用液晶显示面板的原有制程，将水平扫描线的驱动电路制作在显示区域周围的基板上。goa技术能减少外接ic的绑定(bonding)工序，可提升产能并降低产品成本，并使液晶显示面板更适合制作窄边框或无边框的显示产品。

goa电路的主要架构包括：上拉控制电路、上拉电路、下拉电路以及下拉维持电路。其中，所述上拉电路用于将时钟信号输出为扫描驱动信号，所述上拉控制电路用于输出上拉控制信号以控制上拉电路的打开时间，所述下拉电路用于将上拉控制信号和扫描驱动信号拉低，所述下拉维持电路用于将上拉控制信号和扫描驱动信号维持在低电位。其中，所述上拉控制信号的低电位越稳定，扫描驱动信号的低电位保持越稳定，因此保持所述上拉控制信号的低电位稳定性对于提高goa电路的驱动能力具有十分重要的意义。

技术实现要素：

本发明实施例提供一种goa电路及具有该goa电路的液晶显示装置，其通过在goa电路中增加稳压电路，可以提高所述goa电路的驱动能力，进而提高液晶显示面板的充电率。

本发明的一个实施例提供了一种goa电路，其包括多个级联的goa单元，其中第n级goa单元对液晶显示面板的显示区域第n级水平扫描线充电，所述第n级goa单元包括上拉控制电路、上拉电路、稳压电路、下拉电路、第一下拉维持电路和第二下拉维持电路，其中，n为正整数；

所述上拉控制电路接收一启动信号，并根据所述启动信号输出一上拉控制信号q(n)；

所述上拉电路与所述上拉控制电路电性连接，接收所述上拉控制信号q(n)和一第一时钟信号ck1，并根据所述上拉控制信号q(n)和所述第一时钟信号ck1输出一第n级级传信号st(n)和一第n级扫描驱动信号g(n)；

所述稳压电路与所述上拉控制电路和所述上拉电路电性连接，接收所述第n级扫描驱动信号g(n)和一第二时钟信号ck2，并根据所述第n级扫描驱动信号g(n)和所述第二时钟信号ck2维持所述上拉控制信号q(n)低电位的稳定性；

所述下拉电路与所述上拉控制电路、所述上拉电路以及所述稳压电路电性连接，接收一直流低压信号vss，并根据所述直流低压信号vss下拉所述上拉控制信号q(n)，进而下拉所述第n级扫描驱动信号g(n)，以使所述上拉控制信号q(n)和所述第n级扫描驱动信号g(n)处于关闭状态，并根据所述直流低压信号vss输出一第n+1级扫描驱动信号g(n+1)；

所述第一下拉维持电路与所述上拉控制电路、所述上拉电路、所述稳压电路以及所述下拉电路电性连接，接收一第一低频信号lc1和所述直流低压信号vss，并根据所述第一低频信号lc1和所述直流低压信号vss将所述上拉控制信号q(n)和所述第n级扫描驱动信号g(n)维持在关闭状态；

所述第二下拉维持电路与所述上拉控制电路、所述上拉电路、所述稳压电路、所述下拉电路以及所述第一下拉维持电路电性连接，接收一第二低频信号lc2和所述直流低压信号vss，并根据所述第二低频信号lc2和所述直流低压信号vss将所述上拉控制信号q(n)和所述第n级扫描驱动信号g(n)维持在关闭状态。

其中，当n＝1时，所述启动信号为一初始信号，所述上拉控制电路根据所述初始信号输出一上拉控制信号q(n)；当n>1时，所述启动信号为第n-1级goa单元输出的第n-1级级传信号st(n-1)和第n-1级扫描驱动信号g(n-1)，所述上拉控制电路根据所述第n-1级级传信号st(n-1)和所述第n-1级扫描驱动信号g(n-1)输出一上拉控制信号q(n)。

其中，所述第一下拉维持电路和所述第二下拉维持电路交替起作用将所述上拉控制信号q(n)和所述第n级扫描驱动信号g(n)维持在关闭状态；所述第一时钟信号ck1与所述第二时钟信号ck2之间互为反相信号。

其中，所述上拉控制电路包括：一第一薄膜晶体管(t11)；

当n＝1时，所述第一薄膜晶体管(t11)的控制端和第一端输入所述初始信号，其第二端与上拉控制信号点q连接，用于根据所述初始信号输出所述上拉控制信号q(n)；

当n>1时，所述第一薄膜晶体管(t11)的控制端输入所述第n-1级级传信号st(n-1)，其第一端输入所述第n-1级扫描驱动信号g(n-1)，其第二端与所述上拉控制信号点q连接，用于根据所述第n-1级级传信号st(n-1)和所述第n-1级扫描驱动信号g(n-1)输出所述上拉控制信号q(n)。

其中，所述上拉电路包括：一第二薄膜晶体管(t22)和一第三薄膜晶体管(t21)；所述第二薄膜晶体管(t22)的控制端与所述上拉控制信号点q电性连接，用于接收所述上拉控制信号q(n)，其第一端输入所述第一时钟信号ck1，其第二端用于根据所述上拉控制信号q(n)和所述第一时钟信号ck1输出所述第n级级传信号st(n)；所述第三薄膜晶体管(t21)的控制端与所述上拉控制信号点q电性连接，用于接收所述上拉控制信号q(n)，其第一端输入所述第一时钟信号ck1，其第二端与水平扫描线g电性连接，用于根据所述上拉控制信号q(n)和所述第一时钟信号ck1输出所述第n级扫描驱动信号g(n)；

所述稳压电路包括：一第一电容(c1)和一第二电容(c2)；所述第一电容(c1)的一端与所述上拉控制信号点q电性连接，用于接收所述上拉控制信号q(n)，其另一端输入一第二时钟信号ck2；所述第二电容(c2)的一端与所述上拉控制信号点q电性连接，用于接收所述上拉控制信号q(n)，其另一端与所述水平扫描线g电性连接；

所述下拉电路包括：一第五薄膜晶体管(t41)和一第六薄膜晶体管(t31)；所述第五薄膜晶体管(t41)的第一端输入所述直流低压信号vss，其第二端与所述上拉控制信号点q电性连接，用于根据所述直流低压信号vss下拉所述上拉控制信号q(n)，以使所述上拉控制信号q(n)处于关闭状态，其控制端与所述第六薄膜晶体管(t31)的控制端电性连接，用于根据所述直流低压信号vss输出第n+1级扫描驱动信号g(n+1)；所述第六薄膜晶体管(t31)的第一端输入所述直流低压信号vss，其第二端与所述水平扫描线g电性连接，用于根据所述直流低压信号vss下拉所述第n级扫描驱动信号g(n)，以使所述第n级扫描驱动信号g(n)处于关闭状态。

其中，所述第一下拉维持电路包括：第七薄膜晶体管(t51)、第八薄膜晶体管(t52)、第九薄膜晶体管(t53)、第十薄膜晶体管(t54)、第十一薄膜晶体管(t42)和第十二薄膜晶体管(t32)；所述第七薄膜晶体管(t51)的控制端和第一端输入所述第一低频信号lc1，其第二端分别与所述第八薄膜晶体管(t52)的第一端和所述第九薄膜晶体管(t53)的控制端电性连接；所述第八薄膜晶体管(t52)的控制端与所述上拉控制信号点q电性连接，用于输入所述上拉控制信号q(n)，其第二端输入所述直流低压信号vss；所述第九薄膜晶体管(t53)的第一端输入所述第一低频信号lc1，其第二端分别与所述第十薄膜晶体管(t54)的第一端、所述第十一薄膜晶体管(t42)的控制端以及所述第十二薄膜晶体管(t32)的控制端电性连接；所述第十薄膜晶体管(t54)的控制端与所述上拉控制信号点q电性连接，用于输入所述上拉控制信号q(n)，其第二端输入所述直流低压信号vss；所述第十一薄膜晶体管(t42)的第一端输入所述直流低压信号vss，其第二端与所述上拉控制信号点q电性连接，用于根据所述第一低频信号lc1和所述直流低压信号vss将所述上拉控制信号q(n)维持在关闭状态；所述第十二薄膜晶体管(t32)的第一端输入所述直流低压信号vss，其第二端与所述水平扫描线g电性连接，用于根据所述第一低频信号lc1和所述直流低压信号vss将所述第n级扫描驱动信号g(n)维持在关闭状态；

所述第二下拉维持电路包括：第十三薄膜晶体管(t61)、第十四薄膜晶体管(t62)、第十五薄膜晶体管(t63)、第十六薄膜晶体管(t64)、第十七薄膜晶体管(t43)和第十八薄膜晶体管(t33)；所述第十三薄膜晶体管(t61)的控制端和第一端输入所述第二低频信号lc2，其第二端分别与所述第十四薄膜晶体管(t62)的第一端和所述第十五薄膜晶体管(t63)的控制端电性连接；所述第十四薄膜晶体管(t62)的控制端与所述上拉控制信号点q电性连接，用于输入所述上拉控制信号q(n)，其第二端输入所述直流低压信号vss；所述第十五薄膜晶体管(t63)的第一端输入所述第二低频信号lc2，其第二端通过分别与所述第十六薄膜晶体管(t64)的第一端、第十七薄膜晶体管(t43)的控制端以及所述第十八薄膜晶体管(t33)的控制端电性连接；所述第十六薄膜晶体管(t64)的控制端与所述上拉控制信号点q电性连接，用于输入所述上拉控制信号q(n)，其第二端输入所述直流低压信号vss；所述第十七薄膜晶体管(t43)的第一端输入所述直流低压信号vss，其第二端与所述上拉控制信号点q电性连接，用于根据所述第二低频信号lc2和所述直流低压信号vss将所述上拉控制信号q(n)维持在关闭状态；所述第十八薄膜晶体管(t33)的第一端输入所述直流低压信号vss，其第二端与所述水平扫描线g电性连接，用于根据所述第二低频信号lc2和所述直流低压信号vss将所述第n级扫描驱动信号g(n)维持在关闭状态。

其中，所述上拉控制信号点q通过一第三电容(cb)与所述水平扫描线g电性连接，所述第三电容(cb)为自举电容。

其中，所述第一低频信号lc1和所述第二低频信号lc2的信号周期为200倍帧周期，占空比为1/2，且所述第一低频信号lc1和所述第二低频信号lc2之间的相位差为1/2信号周期。

其中，所述第一下拉维持电路和所述第二下拉维持电路的工作点电位为所述上拉控制信号q(n)低电位和所述第一低频信号lc1高电位以及所述上拉控制信号q(n)低电位和所述第二低频信号lc2高电位。

相应地，本发明的另一个实施例还提供了一种液晶显示装置，其包括上述的goa电路。

综上所述，在本发明实施例提供的goa电路及具有该goa电路的液晶显示装置中，所述goa电路包括多个级联的goa单元，所述goa单元对液晶显示面板的显示区域对应的水平扫描线进行充电，每一级goa单元包括上拉控制电路、上拉电路、稳压电路、下拉电路、第一下拉维持电路和第二下拉维持电路，其中，所述稳压电路与所述上拉控制电路和所述上拉电路电性连接，并可以维持所述上拉控制信号低电位的稳定性。即，本发明通过在goa电路中增加稳压电路来维持上拉控制信号低电压的稳定性，可以提高扫描驱动信号输出波形的稳定性，进而提高所述goa电路的驱动能力，从而提高液晶显示面板的充电率。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的一种goa电路的框架示意图。

图2为图1所示的goa电路的一种电路结构示意图。

图3为现有技术的goa电路中输入输出信号的波形示意图。

图4为图1和图2所示的goa电路中输入输出信号的波形示意图。

具体实施方式

下面将结合本发明实施方式中的附图，对本发明实施方式中的技术方案进行清楚、完整地描述。显然，所描述的实施方式是本发明的一部分实施方式，而不是全部实施方式。基在本发明中的实施方式，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施方式，都应属在本发明保护的范围。

此外，以下各实施例的说明是参考附加的图示，用以例示本发明可用以实施的特定实施例。本发明中所提到的方向用语，例如，“上”、“下”、“前”、“后”、“左”、“右”、“内”、“外”、“侧面”等，仅是参考附加图式的方向，因此，使用的方向用语是为了更好、更清楚地说明及理解本发明，而不是指示或暗指所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸地连接，或者一体地连接；可以是机械连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。

此外，在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。若本说明书中出现“工序”的用语，其不仅是指独立的工序，在与其它工序无法明确区别时，只要能实现所述工序所预期的作用则也包括在本用语中。另外，本说明书中用“～”表示的数值范围是指将“～”前后记载的数值分别作为最小值及最大值包括在内的范围。在附图中，结构相似或相同的单元用相同的标号表示。

本发明实施例提供一种goa(gatedriveronarray，阵列基板行驱动)电路，其可以在不影响上拉控制信号高电位的前提下，维持所述上拉控制信号在低电位时的稳定性，从而可以提高扫描驱动信号输出波形的稳定性，进而提高所述goa电路的驱动能力。下面将结合图1至图4对本发明实施例提供的一种goa电路及具有该goa电路的液晶显示装置进行具体描述。

请参见图1，图1为本发明实施例提供的一种goa电路的框架示意图。如图1所示的goa电路100包括多个级联的goa单元，其中第n级goa单元对液晶显示面板的显示区域第n级水平扫描线充电，所述第n级goa单元至少包括上拉控制电路10、上拉电路20、稳压电路30、下拉电路40、第一下拉维持电路50以及第二下拉维持电路60，其中，n为正整数。

其中，所述上拉控制电路10接收一启动信号(图未标)，并根据所述启动信号输出一上拉控制信号q(n)。

具体为，当n＝1时，即当n等于1时，所述启动信号为一初始信号，则所述上拉控制电路10根据所述初始信号输出一上拉控制信号q(n)；当n>1时，即当n大于1时，所述启动信号为第n-1级goa单元输出的第n-1级级传信号st(n-1)和第n-1级扫描驱动信号g(n-1)，则所述上拉控制电路10根据所述第n-1级级传信号st(n-1)和所述第n-1级扫描驱动信号g(n-1)输出一上拉控制信号q(n)。

可见，当n＝1时，所述初始信号负责启动第一级goa单元，而当n>1时，第n级goa单元由第n-1级goa单元输出的第n-1级级传信号st(n-1)和第n-1级扫描驱动信号g(n-1)启动，从而实现逐级打开goa电路100，实现行扫描驱动，使得水平扫描线可以被逐级充电。

需要说明的是，图1中仅示出了当n>1时所述上拉控制电路10的信号接收情况。

所述上拉电路20与所述上拉控制电路10电性连接，并接收所述上拉控制信号q(n)和一第一时钟信号ck1，并根据所述上拉控制信号q(n)和所述第一时钟信号ck1输出一第n级级传信号st(n)和一第n级扫描驱动信号g(n)。

所述稳压电路30与所述上拉控制电路10和所述上拉电路20均电性连接，所述稳压电路30接收所述第n级扫描驱动信号g(n)和一第二时钟信号ck2，并根据所述第n级扫描驱动信号g(n)和所述第二时钟信号ck2维持所述上拉控制信号q(n)低电位的稳定性。

需要说明的是，在本发明的实施例中，所述第一时钟信号ck1与所述第二时钟信号ck2之间互为反相信号，即当所述第一时钟信号ck1处于高电位状态时，所述第二时钟信号ck2处于低电位状态；并且当第一时钟信号ck1处于低电位状态时，所述第二时钟信号ck2处于高电位状态。

所述下拉电路40与所述上拉控制电路10、所述上拉电路20以及所述稳压电路30电性连接，其中，所述下拉电路40接收一直流低压信号vss，并根据所述直流低压信号vss下拉所述上拉控制信号q(n)，进而下拉所述第n级扫描驱动信号g(n)，以使所述上拉控制信号q(n)和所述第n级扫描驱动信号g(n)均处于关闭状态(即为低电位)，并根据所述直流低压信号vss输出一第n+1级扫描驱动信号g(n+1)。

所述第一下拉维持电路50与所述上拉控制电路10、所述上拉电路20、所述稳压电路30以及所述下拉电路40电性连接，其中，所述第一下拉维持电路50接收一第一低频信号lc1和所述直流低压信号vss，并根据所述第一低频信号lc1和所述直流低压信号vss将所述上拉控制信号q(n)和所述第n级扫描驱动信号g(n)维持在关闭状态。

所述第二下拉维持电路60与所述上拉控制电路10、所述上拉电路20、所述稳压电路30、所述下拉电路40以及所述第一下拉维持电路50电性连接，其中，所述第二下拉维持电路60接收一第二低频信号lc2和所述直流低压信号vss，并根据所述第二低频信号lc2和所述直流低压信号vss将所述上拉控制信号q(n)和所述第n级扫描驱动信号g(n)维持在关闭状态。

在本发明的实施例中，所述第一下拉维持电路50和所述第二下拉维持电路60交替起作用将所述上拉控制信号q(n)和所述第n级扫描驱动信号g(n)维持在关闭状态(即维持在低电位状态)。

在本发明实施例提供的goa电路100中，通过在goa电路100中增加所述稳压电路30来维持上拉控制信号q(n)低电压的稳定性，可以提高第n级扫描驱动信号g(n)输出波形的稳定性，进而提高所述goa电路100的驱动能力，从而提高液晶显示面板的充电率。

请一并参见图1和图2，图2为图1所示的goa电路的一种电路结构示意图。如图2所示的goa电路100包括如图1所示的上拉控制电路10、上拉电路20、稳压电路30、下拉电路40、第一下拉维持电路50以及第二下拉维持电路60。

其中，所述上拉控制电路10具体包括：一第一薄膜晶体管t11；

当n＝1时，即当n等于1时，所述第一薄膜晶体管t11的控制端和第一端输入一初始信号，其第二端与上拉控制信号点q连接，用于根据所述初始信号输出一上拉控制信号q(n)；

当n>1时，即当n大于1时，所述第一薄膜晶体管t11的控制端输入第n-1级级传信号st(n-1)，其第一端输入第n-1级扫描驱动信号g(n-1)，其第二端与所述上拉控制信号点q连接，用于根据所述第n-1级级传信号st(n-1)和所述第n-1级扫描驱动信号g(n-1)输出一上拉控制信号q(n)。

需要说明的是，图2中仅示出了当n>1时所述上拉控制电路10的信号输入情况。

所述上拉电路20具体包括：一第二薄膜晶体管t22和一第三薄膜晶体管t21。所述第二薄膜晶体管t22的控制端与所述上拉控制信号点q电性连接，用于接收所述上拉控制信号q(n)，其第一端输入一第一时钟信号ck1，其第二端用于根据所述上拉控制信号q(n)和所述第一时钟信号ck1输出一第n级级传信号st(n)。所述第三薄膜晶体管t21的控制端与所述上拉控制信号点q电性连接，用于接收所述上拉控制信号q(n)，其第一端输入所述第一时钟信号ck1，其第二端与水平扫描线g电性连接，用于根据所述上拉控制信号q(n)和所述第一时钟信号ck1输出一第n级扫描驱动信号g(n)。

所述稳压电路30包括第一稳压模块301和第二稳压模块302。

其中，所述第一稳压模块301具体包括：一第一电容(c1)，其一端与所述上拉控制信号点q电性连接，用于接收所述上拉控制信号q(n)，其另一端输入一第二时钟信号ck2。

所述第二稳压模块302具体包括：一第二电容(c2)，其一端与所述上拉控制信号点q电性连接，用于接收所述上拉控制信号q(n)，其另一端与所述水平扫描线g电性连接。

所述下拉电路40具体包括：一第五薄膜晶体管t41和一第六薄膜晶体管t31。所述第五薄膜晶体管t41的第一端输入一直流低压信号vss，其第二端与所述上拉控制信号点q电性连接，用于根据所述直流低压信号vss下拉所述上拉控制信号q(n)，以使所述上拉控制信号q(n)处于关闭状态(即为低电位)，其控制端与所述第六薄膜晶体管t31的控制端电性连接，用于根据所述直流低压信号vss输出一第n+1级扫描驱动信号g(n+1)；所述第六薄膜晶体管t31的第一端输入所述直流低压信号vss，其第二端与所述水平扫描线g电性连接，用于根据所述直流低压信号vss下拉所述第n级扫描驱动信号g(n)，以使所述第n级扫描驱动信号g(n)处于关闭状态(即为低电位)。

所述第一下拉维持电路50具体包括：一第七薄膜晶体管t51、一第八薄膜晶体管t52、一第九薄膜晶体管t53、一第十薄膜晶体管t54、一第十一薄膜晶体管t42和一第十二薄膜晶体管t32。所述第七薄膜晶体管t51的控制端和第一端输入一第一低频信号lc1，其第二端分别与所述第八薄膜晶体管t52的第一端和所述第九薄膜晶体管t53的控制端电性连接；所述第八薄膜晶体管t52的控制端与所述上拉控制信号点q电性连接，用于输入所述上拉控制信号q(n)，其第二端输入所述直流低压信号vss；所述第九薄膜晶体管t53的第一端输入所述第一低频信号lc1，其第二端通过第一信号点s分别与所述第十薄膜晶体管t54的第一端、所述第十一薄膜晶体管t42的控制端以及所述第十二薄膜晶体管t32的控制端电性连接；所述第十薄膜晶体管t54的控制端与所述上拉控制信号点q电性连接，用于输入所述上拉控制信号q(n)，其第二端输入所述直流低压信号vss；所述第十一薄膜晶体管t42的第一端输入所述直流低压信号vss，其第二端与所述上拉控制信号点q电性连接，用于根据所述第一低频信号lc1和所述直流低压信号vss将所述上拉控制信号q(n)维持在关闭状态；所述第十二薄膜晶体管t32的第一端输入所述直流低压信号vss，其第二端与所述水平扫描线g电性连接，用于根据所述第一低频信号lc1和所述直流低压信号vss将所述第n级扫描驱动信号g(n)维持在关闭状态。

所述第二下拉维持电路60具体包括：一第十三薄膜晶体管t61、一第十四薄膜晶体管t62、一第十五薄膜晶体管t63、一第十六薄膜晶体管t64、一第十七薄膜晶体管t43和一第十八薄膜晶体管t33。所述第十三薄膜晶体管t61的控制端和第一端输入一第二低频信号lc2，其第二端分别与所述第十四薄膜晶体管t62的第一端和所述第十五薄膜晶体管t63的控制端电性连接；所述第十四薄膜晶体管t62的控制端与所述上拉控制信号点q电性连接，用于输入所述上拉控制信号q(n)，其第二端输入所述直流低压信号vss；所述第十五薄膜晶体管t63的第一端输入所述第二低频信号lc2，其第二端通过第二信号点n分别与所述第十六薄膜晶体管t64的第一端、第十七薄膜晶体管t43的控制端以及所述第十八薄膜晶体管t33的控制端电性连接；所述第十六薄膜晶体管t64的控制端与所述上拉控制信号点q电性连接，用于输入所述上拉控制信号q(n)，其第二端输入所述直流低压信号vss；所述第十七薄膜晶体管t43的第一端输入所述直流低压信号vss，其第二端与所述上拉控制信号点q电性连接，用于根据所述第二低频信号lc2和所述直流低压信号vss将所述上拉控制信号q(n)维持在关闭状态；所述第十八薄膜晶体管t33的第一端输入所述直流低压信号vss，其第二端与所述水平扫描线g电性连接，用于根据所述第二低频信号lc2和所述直流低压信号vss将所述第n级扫描驱动信号g(n)维持在关闭状态。

需要说明的是，在本发明的实施例中，所述上拉控制信号点q通过一第三电容(cb)与所述水平扫描线g电性连接。在本发明的实施例中，所述第三电容(cb)为自举(boast)电容。

还需要说明的是，在本发明的实施例中，所述第一低频信号lc1和所述第二低频信号lc2的信号周期为200倍帧周期，占空比为1/2，且所述第一低频信号lc1和所述第二低频信号lc2之间的相位差为1/2信号周期。

还需要说明的是，在本发明的实施例中，所述第一下拉维持电路50和所述第二下拉维持电路60的工作点电位为所述上拉控制信号q(n)低电位和所述第一低频信号lc1(或所述第二低频信号lc2)高电位。

请参见图3，图3为现有技术的goa电路中输入输出信号的波形示意图。其中包括第一时钟信号ck1、上拉控制信号q(n)和第n级扫描驱动信号g(n)。需要说明的是，本发明实施例所描述的现有技术的goa电路是指不包括所述稳压电路30的goa电路。从图3中可见，在现有技术的goa电路中，当所述上拉控制信号q(n)被拉低时，由于所述第三薄膜晶体管t21中寄生电容的存在，在所述第一时钟信号ck1输出高电位时，所述goa电路会产生影响所述上拉控制信号q(n)的干扰信号，从而产生影响所述上拉控制信号q(n)的干扰信号。

请一并参见图1至图4，图4为图1和图2所示的goa电路中输入输出信号的波形示意图。其中包括第一时钟信号ck1、第二时钟信号ck2、上拉控制信号q(n)和第n级扫描驱动信号g(n)。如图4所示，所述第一时钟信号ck1和所述第二时钟信号ck2互为反相信号。此外，从图4中可见，当所述上拉控制信号q(n)被拉低时，在所述稳压电路30的作用下，所述goa电路100可以在不影响所述上拉控制信号q(n)高电位的前提下，维持所述上拉控制信号q(n)低电位的稳定性，从而可以提高所述第n级扫描驱动信号g(n)输出波形的稳定性，进而提高goa电路100的驱动能力。

相应地，本发明实施例还提供了一种液晶显示装置，其包括上述图1和图2所示的goa电路100。例如，该液晶显示装置可以包括但不限于具有液晶显示面板的手机(如android手机、ios手机等)、平板电脑、mid(mobileinternetdevices，移动互联网设备)、pda(personaldigitalassistant，个人数字助理)、笔记本电脑、电视机、电子纸、数码相框等等。

相较于现有技术中上拉控制信号q(n)时低电位的稳定性较差，本发明实施例通过在goa电路100中增加一稳压电路30来维持上拉控制信号q(n)低电压的稳定性，可以提高扫描驱动信号g(n)输出波形的稳定性，进而提高所述goa电路100的驱动能力，从而提高液晶显示面板的充电率。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含在本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或特点可以在任何的一个或多个实施例或示例中以合适的方式结合。

以上对本发明实施例所提供的goa电路及具有该goa电路的液晶显示装置进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。