像素电路、阵列基板与显示终端的制作方法

1.本发明涉及显示领域，特别是涉及一种像素电路、阵列基板与显示终端。


背景技术：

2.作为新一代显示技术，有机发光二极管(organic light emitting diode,oled)显示面板具有高亮度、高分辨率、响应速度快等优点倍受市场关注，成为现代显示面板的发展主流之一。
3.在oled显示面板中矩阵排列的像素单元中，每一个像素单元均包括多个晶体管元件作为像素驱动电路，由于晶体管元件之间在制程中存在的差异以及老化等因素，使得各个像素单元中晶体管元件的阀值电压出现不同程度的漂移，进而导致显示面板中内各个像素单元图像显示出现不均匀以及不准确的现象。目前而言，像素电路中的晶体管元件通过提供补偿电压的方式消除阈值电压的漂移，但是在补偿过程中，像素电路提供的补偿电压不能在预设时间内提供，补偿电压准确性较差，造成补偿效果不佳。


技术实现要素：

4.为解决前述问题，提供一种像素电路、阵列基板与显示装置。
5.本申请一实施例中，提供一种像素电路包括：驱动单元、显示单元、补偿单元以及补偿辅助单元，其中，所述显示单元为在一帧图像显示时间内的一个扫描显示周期内接收并显示图像数据。所述驱动单元与所述显示单元电性连接，用于在所述扫描显示周期内的显示阶段依据接收到的发光信号与所述图像数据输出驱动电流至所述显示单元，所述驱动电流用于所述显示单元执行图像显示。所述补偿单元电性连接于所述驱动单元，用于在所述扫描显示周期内的补偿阶段将补偿电压输出至所述驱动单元，所述补偿电压用于补偿当所述驱动单元输出所述驱动电流时所述驱动单元产生的电压漂移。所述补偿辅助单元电性连接于所述驱动单元，用于在所述补偿阶段配合所述补偿单元提供驱动电压至所述驱动单元，所述驱动电压加载至所述驱动单元的时间用于控制为所述驱动单元接收所述补偿电压的时间。
6.本申请一实施例中，提供一种阵列基板，包括显示区，所述显示区包括多个前述像素电路。
7.本申请一实施例中，提供一种显示终端，包括前述阵列基板。
8.相较于现有技术，通过所述补偿单元与补偿辅助单元的配合，仅在补偿阶段将驱动电压逐渐加载至驱动单元，并且通过调整驱动电压加载至驱动单元的时间，可以准确控制提供所述补偿电压的时间长度，而在非补偿阶段并未将驱动电压加载至驱动单元，从而使得驱动单元在非补偿阶段并不存在电荷残留，在补偿阶段则能够准确在预设时间段内准确获得补偿电压，保证驱动单元的获得的补偿电压能够准确抑制驱动单元在驱动显示单元执行图像显示时产生的电压漂移，提高显示面板显示的效果。
9.进一步地，当所述驱动单元中的晶体管均为p型低温多晶氧化物晶体管，同时数据
写入单元、补偿单元以及补偿辅助单元其中之一采用n型薄膜晶体管，而并非单一采用n型或者p型的薄膜晶体管。由此，像素单元驱动电路的整体漏电流较小，且能够准确抑制自身以及所述显示单元的电压漂移，有效降低功耗且具有较佳的显示效果。
10.当驱动单元为p型低温多晶氧化物晶体管时，具有较强的驱动能力，能够使得显示单元执行图像显示时快速适应高、低速不同图像数据显示时的刷新率。
附图说明
11.为了更清楚地说明本申请实施例中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
12.图1为本申请一实施例中显示终端侧面结构示意图；
13.图2为图1所示显示面板中阵列基板的平面结构示意图；
14.图3为本申请实施例中如图2所示多个像素单元中任意一个像素电路的电路框图；
15.图4为图3所示像素电路的具体的电路结构示意图；
16.图5为图4所示像素电路在一帧图像显示过程中的时序图；
17.图6为图4所示像素电路在补偿阶段电路工作状态示意图；
18.图7为图4所示像素电路在数据写入阶段电路工作状态示意图；
19.图8为图4所示像素电路在显示阶段电路工作状态示意图。
具体实施方式
20.下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
21.请参阅附图1为本申请一实施例中显示终端10侧面结构示意图。如图1所示，显示终端10包括显示面板11与其他元部件(图未示)，所述其他元部件包括电源模块、信号处理器模块、信号感测模块等。
22.其中，显示面板11包括用于图像显示区11a与非显示区11b。显示区11a用于执行图像显示，非显示区11b环绕设置于显示区11a周围以设置其他辅助部件或者模组。具体地，显示面板11包括有阵列基板11c与对向基板11d，以及夹设于阵列基板11c与对向基板11d的显示介质层11e。本实施例中，显示介质层中的显示介质为有机发光半导体材料。
23.请参阅图2，其为图1所示显示面板11中阵列基板11c的平面结构示意图。如图2所示，阵列基板11c中对应图像显示区11a包括多个呈矩阵排列的m*n像素单元(pixel)p、m条数据线(data line)120、n条扫描驱动线(scan line)130以及n条发光驱动线(emission line)140，m、n为大于1的自然数。
24.其中，该多条数据线120沿第二方向y间隔第一预定距离，并沿第二方向y相互绝缘且平行排列，该多条扫描驱动线130沿第一方向x亦间隔第二预定距离，并沿第一方向x相互绝缘且平行排列，多条发光驱动线140沿第一方向x亦间隔第二预定距离，并沿第一方向x相互绝缘且平行排列，并且多条扫描驱动线130、多条发光驱动线140与多条数据线120相互绝
缘，所述第一方向x与第二方向y相互垂直。
25.为便于说明，所述m条数据线120按照位置顺序分别定义为d1、d2、
……
，dm-1、dm；所述n条扫描驱动线130按照位置顺序分别定义为g1、g2、
……
，gn；所述n条发光驱动线140按照位置顺序分别定义为e1、e2、
……
，en。每一个像素单元p对应电性连接一条沿着第一方向x延伸设置的扫描驱动线130、一条发光驱动线140以及沿着第二方向y延伸设置的数据线120。
26.对应显示面板11的非显示区11b，显示终端10进一步包括用于驱动像素单元p进行图像显示的时序控制电路101、数据驱动电路(data driver)102、扫描驱动电路(scan driver)103以及发光驱动电路(emission driver)104设置于阵列基板11c。
27.其中，数据驱动电路102与该多条数据线120电性连接，用于将待显示用的图像数据(data)通过该多条数据线120以数据电压的形式传输至该多个像素单元p。
28.扫描驱动电路103用于与该多条扫描驱动线130电性连接，用于通过该多条扫描驱动线130输出扫描信号gn用于控制像素单元p何时接收图像数据。其中，扫描驱动电路103按照位置排列顺序自多条扫描驱动线130按照扫描周期依次自扫描驱动线g1、g2、
……
，gn输出扫描信号g1、g2、
……
，gn。
29.发光驱动电路104用于与该多条发光驱动线140电性连接，用于通过该多条发光驱动线140输出发光信号en用于控制像素单元p何时依据接收图像数据进行发光。其中，发光驱动电路104按照位置排列顺序自多条发光驱动线140按照扫描周期依次自发光驱动线e1、e2、
……
，en输出发光信号e1、e2、
……
，en。
30.时序控制电路101分别与数据驱动电路102、扫描驱动电路103与发光驱动电路104电性连接，用于控制数据驱动电路102、扫描驱动电路103以及发光驱动电路104的工作时序，也即是输出对应的时序控制信号至数据驱动电路102、扫描驱动电路103以及发光驱动电路104，以控制何时输出对应的扫描信号gn、发光信号en以及图像数据data。
31.本实施例中，扫描驱动电路103中的电路元件与显示面板11中的像素单元p同一制程制作于显示面板11中，也即是goa(gate driver on array)技术，发光驱动电路104中的电路元件与显示面板11中的像素单元p同一制程制作于显示面板11中，也即是eoa(emitter on array)技术。
32.可以理解，显示终端10还包括有其他辅助电路用于共同完成图像的显示，例如图像接收处理电路(graphics processing unit，gpu)、电源电路等，本实施例中不再对其进行赘述。
33.请参阅图3，其为本申请实施例中如图2所示像素单元p中任意一个像素电路100的电路框图。如图3所示，像素电路100包括：数据写入单元101、驱动单元102、显示单元103、补偿单元104、辅助单元105、补偿辅助单元106。像素电路100为执行第n帧图像的显示过程中的一个扫描显示周期，所述一个扫描显示周期包括h1-h3三个依序排列阶段，其中，h1为补偿阶段，h 2为数据写入阶段，h3为显示阶段。优选地，本申请实施例中，刷新率为用所述像素电路100的控制信号(clk)的最小重复周期所对应的频率。在所述像素电路连续输出信号至所述显示单元时，若改变控制信号的频率，所述像素电路的刷新率动态变化。所述像素电路100的控制信号的频率可以为1hz～120hz范围，即，所述像素电路100的刷新率为1hz～120hz。优选的，所述发光电路的刷新率为30hz、60hz、90hz，本发明并不以此为限。
34.如图3-图4所示，数据写入单元101电性连接于补偿单元104，用于在补偿单元104对驱动单元102提供电压补偿后，在扫描显示周期内的数据写入阶段h2依据第二扫描驱动信号gn将图像数据data写入驱动单元102。
35.驱动单元102与显示单元103电性连接，用于在扫描周期内的显示阶段h3依据接收到的发光信号en与图像数据配合提供驱动电流输出至显示单元103。所述驱动电流用于执行图像显示，所述显示阶段h3在数据写入阶段h2之后且不重叠。
36.所述显示单元103为在第n帧图像显示时间内的一个扫描显示周期内接收并显示图像数据，n为大于1的自然数。
37.补偿单元104电性连接于驱动单元102，用于在扫描显示周期内的补偿阶段h1的过程中，为图像数据data写入驱动单元102之前预先提供补偿电压至驱动单元102。所述补偿电压用于补偿在驱动单元102提供驱动电流至显示单元103时驱动单元102本身产生的电压漂移。
38.辅助单元105电性连接于驱动单元102与显示单元103之间，用于在第二扫描驱动信号gn控制下于数据写入阶段h2处于电性截止状态，以使得显示单元103与驱动单元102电性断开，防止图像数据data在非显示阶段传输至显示单元103而影响正确的图像显示。同时，辅助单元105在发光信号en控制下在显示阶段h3处于导通状态，并依据接收到的发光信号en与图像数据data提供驱动电流至显示单元103，使得显示单元103与驱动单元102电性导通，以将驱动电流传输至显示单元103用于图像显示。
39.补偿辅助单元106电性连接于驱动单元102，用于在补偿阶段h1处于电性导通状态，配合补偿单元104提供驱动电压至驱动单元102。所述驱动电压用于控制所述驱动单元102接收所述补偿电压的时间。
40.具体地，请参阅图4，其为图3所示像素电路100的具体的电路结构示意图。如图4所示，其中，需要说明的是，像素电路100为第n行中多个像素单元p由扫描线gn输出的扫描信号进行扫描开启的其中任意一个像素电路。
41.数据写入单元101包括第一晶体管t1。第一晶体管t1的栅极电性连接第二扫描驱动信号gn，第一晶体管t1的第二电极电性连接于辅助单元104中的第一节点vn1，第一晶体管t1的第一电极接收显示信号data，所述第一晶体管t1可以作为数据写入晶体管。
42.本实施例中，第一晶体管t1的第一电极为第一晶体管t1的源极，第一晶体管t1的第二电极为第一晶体管t1的漏极。在本申请其他实施例中，第一晶体管t1的第一电极为第一晶体管t1的漏极，第一晶体管t1的第二电极为第一晶体管t1的源极。
43.本实施例中，第一晶体管t1为n型氧化物(oxide)的薄膜晶体管(thin film transistor，tft)，具体地，n型氧化物(oxide)的薄膜晶体管，例如至少包括铟镓锌氧化物、镓锌氧化物、铟锌氧化物、铟镓锡氧化物、铟锡氧化物的一种、多种金属氧化物组合或多种金属氧化物的多层薄膜堆叠。
44.本申请其他实施例中，第一晶体管t1为n型半导体硅材料(si，硅)的薄膜晶体管，半导体硅材料例如可以是非晶硅(amorphous silicon,amorphous silicon,a—si)，单晶硅(monocrystalline silicon)以及多晶硅(polycrystalline silicon)。
45.驱动单元102包括第二晶体管t2以及第二电容c2。第二晶体管t2的栅极电性连接补偿单元104中的第二节点nst，第二晶体管t2的第一电极电性连接驱动电压端vdd，第二晶
体管t2的第二电极电性连接第三节点b。第二电容c2电性连接于第一节点vn1和第二节点nst之间。所述驱动电压端vdd用于提供显示单元103所需的驱动电压vcc，例如为4.5～7v。本实施例中，第二晶体管t2为p型薄膜晶体管。所述第二晶体管t2可以为驱动晶体管，所述第二电容c2为驱动电容。
46.本实施例中，第二晶体管t2的第一电极为第二晶体管t2的源极，第二晶体管t2的第二电极为第二晶体管t2的漏极。在本申请其他实施例中，第二晶体管t2的第一电极为第二晶体管t2的漏极，第二晶体管t2的第二电极为第二晶体管t2的源极。
47.显示单元103为有机发光二极管oled，其中，有机发光二极管oled的阳极电性连接第四节点vanode，有机发光二极管oled的阴极电性连接低参考电压端vss。
48.补偿单元104包括第四晶体管t4。具体地，第四晶体管t4的栅极接收第一扫描驱动信号gn-1，第四晶体管t4的第一电极电性连接第二节点nst，第四晶体管t4的第二电极电性连接第三节点b，所述第四晶体管t4可以为补偿晶体管。本实施例中，第四晶体管t4为n型oxide tft，本申请其他实施例中，第四晶体管t4也可以为n型半导体硅材料(si，硅)的薄膜晶体管。
49.本实施例中，第四晶体管t4的第一电极为第四晶体管t4的源极，第四晶体管t4的第二电极为第四晶体管t4的漏极。在本申请其他实施例中，第四晶体管t4的第一电极为第四晶体管t4的漏极，第四晶体管t4的第二电极为第四晶体管t4的源极。
50.辅助单元105包括第三晶体管t3，其中，第三晶体管t3的栅极接收发光信号en，第三晶体管t3的第一电极电性连接第三节点b，第三晶体管t3的第二电极电性连接第四节点vanode。本实施例中，第三晶体管t3为p型薄膜晶体管，所述第三晶体管p3可以作为补偿辅助晶体管。
51.本实施例中，第三晶体管t3的第一电极为第三晶体管t3的源极，第三晶体管t3的第二电极为第三晶体管t3的漏极。在本申请其他实施例中，第三晶体管t3的第一电极为第三晶体管t3的漏极，第三晶体管t3的第二电极为第三晶体管t3的源极。
52.其中，第一扫描驱动信号gn-1与第二扫描驱动信号gn为不相邻的两条扫描信号，且二者在相邻的两个扫描周期输出扫描信号。
53.补偿辅助单元106包括第五晶体管t5以及第一电容c1。具体的，第五晶体管t5栅极接收第一扫描驱动信号gn-1，第五晶体管t5的第一电极电性连接驱动电压端vdd，第五晶体管t5的第二电极电性连接第一节点vn1。第一电容c1电性连接于驱动电压端vdd和第一节点vn1之间。本实施例中，第五晶体管t5为n型薄膜晶体管，所述第五晶体管t5可以为补偿辅助晶体管。所述第一电容c1为辅助电容，用于隔离第二电容与驱动电压端vdd之间相连接，在一帧图像显示过程中，第一电容c1和第二电容c2交替使用，提高第二电容c2的使用寿命和精度。本实施例中，第五晶体管t5为n型oxide tft，本申请其他实施例中，第五晶体管t5也可以为n型半导体硅材料(si，硅)的薄膜晶体管。
54.本实施例中，第五晶体管t5的第一电极为第五晶体管t5的源极，第五晶体管t5的第二电极为第五晶体管t5的漏极。在本申请其他实施例中，第五晶体管t5的第一电极为第五晶体管t5的漏极，第五晶体管t5的第二电极为第五晶体管t5的源极。
55.驱动单元102、辅助单元105中的晶体管均为p型的tft，具体的，p型tft的第一电极均能够准确地接收固定值的驱动电压vcc，故而第一电极的电压就完全不会受到第二电极
电性连接的显示单元103的影响，同时，p型的tft的导通与截止均是由栅极与第一电极的电压差确定的，当第一电极的电压确定而不受到显示单元103影响时，驱动单元102与辅助单元105中p型tft均能够通过栅极电压即可准确保证源漏电流不会受到显示单元103的影响。那么，显示单元103中有机发光二极管oled本身的漂移也就不会直接影响到驱动单元102中第二晶体管t2的第一电极节点电压以及驱动电流，从而能够准确、有效防止提供至显示单元103中的驱动电流受到显示单元103的影响而产生漂移，具有较佳的补偿效果。
56.数据写入单元101、补偿单元104以及补偿辅助单元106均采用n型tft，由此，数据写入单元101、补偿单元104以及补偿辅助单元106中tft的漏电流较小，能够有效防止第一节点vn1、第二节点nst的电压、电流受到干扰，得到较佳的保护。同时，前述节点的电压、电流保护较佳，像素电路的整体漏电流较小，且能够准确抑制自身以及所述显示单元的漂移，那么就能够在高频或低频状态下完成图像数据显示刷新，并且由于漏电流较小，像素电路100能够完全匹配适应低功耗模式驱动方式，有效降低器件功耗。
57.经研究发现，当像素电路中的薄膜晶体管均为p型时漏电流较大而导致像素电路执行图像显示时刷新率无法降低且显示面板整体功耗较大，而当像素电路中的薄膜晶体管均为n型时则容易产生电压漂移，而导致多个显示单元针对相同的图像数据的显示亮度不完全相同，从而无法均匀性地显示图像数据。
58.具体地，所述刷新率频率范围为1hz到120hz。
59.其中，本实施例所述的漏电流为晶体管中的栅极与源极之间的电压差，将阈值电压vth作为参考电压，并将晶体管中的pn结反向工作时漏极到源极电压差在5-10v范围内的偏压设定，此时晶体管漏极电流的大小为漏电流。具体地，n型金属氧化物薄膜晶体管漏电流小于10-12
a。漏电流大小和使用材料有关，若采用ltps型晶体管，p型晶体管漏电流会稍微小于n型晶体管；采用igzo型晶体管，p型晶体管和n型晶体管的漏电流较小。漏电流大时，显示单元需要在较高频率下工作，否则电流变化将会加剧，也即亮度会变化不均匀，在高频工作时功耗较高。
60.本实施例中，像素电路100中驱动单元102和辅助单元105中的晶体管均为p型的薄膜晶体管，同时数据写入单元101、补偿单元104以及补偿辅助单元106均采用n型金属氧化物薄膜晶体管，而并非单一采用n型或者p型的薄膜晶体管。由此，像素电路100的整体漏电流较小，且能够准确抑制把自身以及所述显示单元103的电压漂移，像素电路100可以在1hz-120hz频率范围内有效显示图像画面，并且能够有效降低功耗且具有较佳的显示效果，能够快速适应高、低速不同图像数据显示时的刷新率。
61.本申请其他实施例中，驱动单元102与辅助单元105均采用为p型低温多晶氧化物晶体管，由于低温多晶氧化物型晶体管生产成本低，漏电流较小具有较好的稳定性，由此，能够有效提高提供给显示单元103的驱动电流的输出能力，同时，由于漏电流较小，从而能够进一步执行低频状态下适应图像数据显示刷新，并且保证显示面板整体功耗较低。
62.请参阅图5，其为图4所示像素电路100在一帧图像显示过程中的时序图，如图5所示，gn-1、gn分别为第一扫描驱动信号gn-1与第二扫描驱动信号gn输出的扫描线信号波形图；en对应的曲线图为发光信号en上输出的发光信号en的电压波形图；data为该帧图像中像素电路100接收并且需要执行图像显示的图像数据data的波形图。本实施例中，补偿阶段h1和数据写入阶段h2之间信号不重叠，且当补偿阶段h1结束后，经过预设时间t4才进入数
据写入阶段h2。
63.请一并参阅图5-图6，图6为图4所示像素电路100在补偿阶段h1电路工作状态示意图。
64.在补偿阶段h1，第一扫描驱动信号gn-1为高电平，第二扫描驱动信号gn为低电平，发光信号en为高电平，图像数据data为高电平数据电压vdata，由此，数据写入单元101中的第一晶体管t1在低电平的第二扫描驱动信号gn控制下处于截止状态，补偿单元104中的第四晶体管t4和补偿辅助单元106中的第五晶体管t5在高电平的第一扫描驱动信号gn-1控制下处于导通状态，辅助单元105中第三晶体管t3在高电平发光信号en控制处于截止状态。
65.由于第四晶体管t4和第五晶体管t5处于导通状态，故而，第一节点vn1的节点电压vvn1＝vcc，第二晶体管t2的第二电极电压为第二晶体管t2的阈值电压vth，第二晶体管t2的栅极电压也即是第二节点nst电压为vnst＝vcc-vth。
66.需要说明的是，在补偿阶段h1，驱动电压vcc通过第五晶体管t5加载至驱动单元102，从而对驱动单元102中的第二电容c2进行充电，在针对第二电容c2充电的过程中驱动单元102中第二节点nst的电压逐渐增加，与此同时，由于第四晶体管t4导通，在控制第二晶体管t2导通的同时其阈值电压vth也写入第二节点nst。
67.当第二节点nst的电压随着第二电容c2在驱动电压vcc持续充电而增加到大于第二晶体管t2的阈值电压vth时，第二晶体管t2截止，从而完成针对第二晶体管t2阈值电压的补偿，也即是完成将补偿电压提供至驱动单元102。可见，驱动电压vcc加载至驱动单元102的时间，能够准确控制驱动单元102接收补偿电压的时间。
68.请一并参阅图5、图7，图7为图4所示像素电路100在数据写入阶段h2电路工作状态示意图。
69.在数据写入阶段h2阶段，第一扫描驱动信号gn-1为低电平，第二扫描驱动信号gn自低电平跳变为高电平，发光信号en继续为高电平，图像数据data继续为高电平数据电压vdata。由此，数据写入单元101中的第一晶体管t1在高电平的第二扫描驱动信号gn控制下处于导通状态，数据电压vdata通过第一晶体管t1传输至第一节点vn1。
70.具体的，数据写入单元101中的第一晶体管t1在高电平的第二扫描驱动信号gn控制下处于导通状态，第一节点vn1节点电压vvn1＝vdata，数据电压vdata通过第二电容c2将电压信息传输到第二节点nst，由此，第二节点nst的电压为vnst＝vcc-vth-(vcc-vdata)＝vdata-vth。
71.补偿单元104中的第四晶体管t4以及补偿辅助单元106中的第五晶体管t5在低电平的第一扫描驱动信号gn-1控制下处于截止状态，辅助单元105中第三晶体管t3在高电平发光信号en控制处于截止状态。
72.请一并参阅图5、图8，图8为图4所示像素电路100在显示阶段h3电路工作状态示意图。
73.在显示阶段h3，第一扫描驱动信号gn-1继续为低电平，第二扫描驱动信号gn自高电平跳变为低电平，发光信号en自高电平跳变为低电平，图像数据data由数据电压vdata自高电平跳变为低电平，也即是图像数data据停止写入。
74.由此，数据写入单元101中的第一晶体管t1在低电平的第二扫描驱动信号gn控制下处于截止状态，补偿单元104中的第四晶体管t4和补偿辅助单元106中的第五晶体管t5在
低电平第一扫描驱动信号gn-1控制下处于截止状态，而辅助单元105中的第三晶体管t3在低电平发光信号en控制处于导通状态。
75.驱动电压端vdd输出的驱动电压vcc的电压经过第二电容c2传输至第二节点nst。驱动单元102中的第二晶体管t2中栅极电压vdata-vth显然小于驱动电压vcc，故而第二晶体管t2处于导通状态。
76.在驱动单元102中，通过第二晶体管t2传输至显示单元103的驱动电流为：ids＝1/2k(vgs-vth)^2，其中，k＝μcox w/l，w/l为第二晶体管t2导电沟道的长与宽的比例，μ是第二晶体管t2的电子迁移率，cox是第二晶体管t2中的绝缘层的单位面积电容。其中，vgs＝vcc-vnst＝vcc-(vdata-vth)＝vcc-vdata+vth，此时显示单元103中的驱动电流为ids＝1/2k(vcc-vdata)^2。
77.明显可见，在显示阶段h3中有机发光二极管oled的驱动电流ids不受第二晶体管t2的阈值电压vth的影响。也即是说，在补偿阶段t1将第二晶体管t2的阈值电压vth写入到第二节点nst，从而在显示阶段t3针对第二晶体管t2的阈值电压vth进行抵消，继而达到补偿消除第二晶体管t2的阈值电压vth漂移，防止显示单元103中有机发光二极管oled发光亮度受到第二晶体管t2阈值电压vth漂移的影响导致显示亮度不均。
78.由此，驱动电压vcc进一步通过第二晶体管t2以及第三晶体管t3传输至显示单元103中有机发光二极管oled。
79.同时，还能够保证所有显示区域内所有像素单元p中显示单元103的显示不会因为不同位置的第二晶体管t2在制作过程或使用过程中老化等因素，影响第二晶体管t2的阈值电压vth不同而产生的亮度不一致的曲线，也即是保证显示区域内所有像素单元p显示亮度均匀一致，而不受到第二晶体管t2本身参数的影响。由于第二晶体管t2为p型低温多晶氧化物晶体管驱动能力高，第四晶体管t4和第五晶体管t5为n型金属氧化物晶体管漏电流小，因此像素电路100不仅可以工作在低频状态下降低器件的功耗，可以工作在图像刷新率变化的像素电路中，其中刷新率范围为1hz-120hz之间。例如，可以在刷新率为120hz与刷新率为10hz的混合像素电路中也具有较佳的显示效果。本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。