一种阵列基板及显示面板的制作方法

本实用新型涉及显示技术领域，尤其涉及一种阵列基板及显示面板。

背景技术：

有机发光二极管(organiclight-emittingdiode，oled)显示面板，也称为有机电致发光显示面板，是一种新兴的平板显示装置，由于其具有制备工艺简单、成本低、功耗低、发光亮度高、体积轻薄、响应速度快，而且易于实现彩色显示和大屏幕显示、易于实现柔性显示等优点，具有广阔的应用前景。

oled显示面板包括：阵列基板和有机发光器件膜层，阵列基板可包括多个像素驱动电路，以及数据驱动电路、扫描驱动电路以及发光控制电路等。其中，多个像素驱动电路用于驱动有机发光器件膜层发光，数据驱动电路用于为像素驱动电路提供数据电压，扫描驱动电路用于为像素驱动电路提供扫描信号，发光控制电路用于为像素驱动电路提供发光控制信号，并控制发光器件的发光时间。

技术实现要素：

本实用新型实施例提供一种阵列基板及显示面板，以解决随着显示面板尺寸的增加及分辨率的提高，由于显示面板上像素数增加，数据线和扫描线等信号线的长度增加，导致信号线电阻变大，传输信号时rcdelay(信号延迟)增大，而过大的rcdelay会影响显示器的亮度、对比度等，从而降低显示品质的问题。

第一方面，本实用新型实施例提供了一种阵列基板，阵列基板具有显示区和非显示区，阵列基板包括：

多个像素驱动电路，位于显示区，以及由非显示区延伸至显示区的多条驱动信号线；

其中，沿驱动信号线延伸方向排列的一行或者一列像素驱动电路划分为至少两个像素驱动电路组；每一像素驱动电路组电连接一条驱动信号线；与一行或者一列像素驱动电路电连接的至少两条驱动信号线的长度包括至少两种不同的长度，长度越长的驱动信号线电连接的像素驱动电路组内的像素驱动电路的个数越少。

进一步地，长度越长的驱动信号线的宽度越大。

进一步地，驱动信号线包括下述至少一种：扫描线、数据线或发光控制线。

进一步地，阵列基板还包括：信号驱动电路，位于非显示区，与多条驱动信号线电连接。

进一步地，信号驱动电路包括下述至少一种：扫描驱动电路、数据驱动电路和发光控制电路。

进一步地，信号驱动电路包括第一信号驱动单元和第二信号驱动单元，被显示区所间隔，与第一信号驱动单元和第二信号驱动单元电连接的驱动信号线的延伸方向相同，

显示区包括第一子显示区和第二子显示区，

第一信号驱动单元、第一子显示区、第二子显示区和第二信号驱动单元沿与第一信号驱动单元和第二信号驱动单元电连接的驱动信号线的延伸方向依次排列，位于第一子显示区的像素驱动电路组通过对应的驱动信号线与第一信号驱动单元电连接，位于第二子显示区的像素驱动电路组通过对应的驱动信号线与第二信号驱动单元电连接。

进一步地，第一子显示区和第二子显示区关于显示区的中心对称设置。

进一步地，与一行或者一列像素驱动电路电连接的至少两条驱动信号线为异层设置。

进一步地，与奇数行像素驱动电路电连接的至少两条驱动信号线为同层设置；与偶数行像素驱动电路电连接的至少两条驱动信号线为同层设置；与奇数行像素驱动电路电连接的至少两条驱动信号线，和与偶数行像素驱动电路电连接的至少两条驱动信号线，为异层设置；

或者，与奇数列像素驱动电路电连接的至少两条驱动信号线为同层设置；与偶数列像素驱动电路电连接的至少两条驱动信号线为同层设置；与奇数列像素驱动电路电连接的至少两条驱动信号线，和与偶数列像素驱动电路电连接的至少两条驱动信号线，为异层设置。

第二方面，本实用新型实施例还提供了一种显示面板，包括本实用新型任意实施例提供的阵列基板。

本实用新型实施例的技术方案中的阵列基板具有显示区和非显示区，阵列基板包括：多个像素驱动电路，位于显示区，以及由非显示区延伸至显示区的多条驱动信号线，其中，沿驱动信号线延伸方向排列的一行或者一列像素驱动电路划分为至少两个像素驱动电路组；每一像素驱动电路组电连接一条驱动信号线；与一行或者一列像素驱动电路电连接的至少两条驱动信号线的长度包括至少两种不同的长度，长度越长的驱动信号线电连接的像素驱动电路组内的像素驱动电路的个数越少，从而使位于一行或一列像素驱动电路的两端的像素驱动电路之间的阻容延迟减小，进而提高显示的均一性，解决显示面板尺寸较大时，一行或一列像素驱动电路电连接至同一条驱动信号线，导致位于一行或一列的首端和末端的像素驱动电路的阻容延迟较大，显示亮度均一性较差的问题。

附图说明

图1为本实用新型实施例提供的一种阵列基板的结构示意图；

图2为本实用新型实施例提供的一种阵列基板的局部剖面结构示意图；

图3为本实用新型实施例提供的又一种阵列基板的结构示意图；

图4为本实用新型实施例提供的又一种阵列基板的结构示意图；

图5为本实用新型实施例提供的又一种阵列基板的结构示意图；

图6为本实用新型实施例提供的又一种阵列基板的结构示意图；

图7为本实用新型实施例提供的又一种阵列基板的局部剖面结构示意图；

图8为本实用新型实施例提供的又一种阵列基板的局部剖面结构示意图；

图9为本实用新型实施例提供的一种显示面板的剖面结构示意图。

具体实施方式

下面结合附图和实施例对本实用新型作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本实用新型，而非对本实用新型的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本实用新型相关的部分而非全部结构。

本实用新型实施例提供一种阵列基板。图1为本实用新型实施例提供的一种阵列基板的结构示意图。阵列基板1具有显示区10和非显示区20。阵列基板包括：多个像素驱动电路30，位于显示区10，以及由非显示区20延伸至显示区10的多条驱动信号线。

其中，沿驱动信号线延伸方向排列的一行或者一列像素驱动电路30划分为至少两个像素驱动电路组31；每一像素驱动电路组31电连接一条驱动信号线；与一行或者一列像素驱动电路30电连接的至少两条驱动信号线的长度包括至少两种不同的长度，长度越长的驱动信号线电连接的像素驱动电路组31内的像素驱动电路30的个数越少。

其中，该阵列基板1可设置于显示面板中，例如可以是液晶显示面板或有机发光显示面板。可选的，驱动信号线包括下述至少一种：扫描线、数据线或发光控制线。驱动信号线用于传输驱动信号。像素驱动电路与对应的扫描线、数据线和发光控制线等电连接，以接收扫描信号、数据信号和发光控制信号等，从而实现独立控制对应的发光单元的发光亮度和时间等。本实用新型实施例对各行像素驱动电路30划分的像素驱动电路组31的个数，以及像素驱动电路组31中的像素驱动电路30的个数不做限定，可根据需要进行设置。各行像素驱动电路30划分的像素驱动电路组31的个数可以相同或不同。与一行或者一列像素驱动电路30电连接的至少两条驱动信号线的驱动信号可以相同。一行或者一列像素驱动电路30划分成的至少两个像素驱动电路组31电连接至不同的驱动信号线。

图1示例性的画出驱动信号线仅为扫描线41的情况。其中，扫描线41可沿行方向x延伸，数据线42可沿列方向y延伸，发光控制线43可沿行方向x延伸。图1示例性的画出一行像素驱动电路30划分为两个像素驱动电路组31，两个像素驱动电路组31中的像素驱动电路30的个数分别为2和4。其中，与包括2个像素驱动电路30的像素驱动电路组31电连接的扫描线41的长度较长；与包括4个像素驱动电路30的像素驱动电路组31电连接的扫描线41的长度较短。需要说明的是，图2为本实用新型实施例提供的一种阵列基板的局部剖面结构示意图，任一像素驱动电路30可包括薄膜晶体管32和存储电容33等，像素驱动电路30中的薄膜晶体管32包括：有源层301、栅极绝缘层302、栅极层303、源漏极层304和层间绝缘层305等。有源层301包括源区、沟道区和漏区。其中，薄膜晶体管32的源漏极层304与栅极层303之间存在寄生电容。

一条驱动信号线的电阻总值为：其中，rc为驱动信号线连接的像素驱动电路的阻容电阻总值，rc＝n×δrc，δrc为一个像素驱动电路30的阻容电阻，与驱动信号线连接的薄膜晶体管的源漏极层与栅极层之间的寄生电容，n为素驱动电路组31中的像素驱动电路30的个数，rl为驱动信号线的线电阻总值，ρ为驱动信号线的电阻率，l为驱动信号线的长度，s为驱动信号线的横截面积，d为驱动信号线的宽度，t为驱动信号线的膜层厚度。由此可知，一条驱动信号线上连接的像素驱动电路的个数越多，驱动信号线的长度越长，驱动信号线的阻容电阻总值rc越大(像素驱动电路个数越多-阻容电阻越多)、线电阻总值rl(驱动信号线长度越长)越大，电阻总值r总越大，阻容延迟越严重，影响驱动信号线向像素驱动电路充电速率和充电电压，从而影响显示的均一性。需要说明的是，像素驱动电路组31中，各像素驱动电路之间存在阻容延迟；同一像素驱动电路组31中，两端的像素驱动电路之间阻容延迟最大；像素驱动电路组31中的像素驱动电路的个数越多，位于像素驱动电路组31的两端的像素驱动电路的阻容延迟越大。

通过将一行或者一列像素驱动电路30划分成的至少两个像素驱动电路组31，电连接至长度不同的驱动信号线，长度越长的驱动信号线电连接的像素驱动电路组31内的像素驱动电路30的个数越少，从而使得与长度较长的驱动信号线电连接的像素驱动电路组31的阻容电阻总值rc，小于与长度较短的驱动信号线电连接的像素驱动电路组31的阻容电阻总值rc，由于长度较长的驱动信号线的线电阻总值rl大于长度较短的驱动信号线的线电阻总值rl，从而使与该至少两个像素驱动电路组31连接的至少两条驱动信号线的电阻总值r总的差值减小，甚至接近相等，从而使驱动信号经不同长度的驱动信号线传输至位于一行(如图1所示)或一列像素驱动电路的两端的像素驱动电路之间的阻容延迟减小，使得一行或一列像素驱动电路30的两端的像素驱动电路充电速度接近，进而提高显示的均一性，解决显示面板尺寸较大时，一行或一列像素驱动电路电连接至同一条驱动信号线，导致位于一行或一列的首端和末端的像素驱动电路的阻容延迟较大，充电速度和充电电压相差较大，画面显示均一性较差的问题。

本实施例的技术方案中的阵列基板具有显示区和非显示区，阵列基板包括：多个像素驱动电路，位于显示区，以及由非显示区延伸至显示区的多条驱动信号线，其中，沿驱动信号线延伸方向排列的一行或者一列像素驱动电路划分为至少两个像素驱动电路组；每一像素驱动电路组电连接一条驱动信号线；与一行或者一列像素驱动电路电连接的至少两条驱动信号线的长度包括至少两种不同的长度，长度越长的驱动信号线电连接的像素驱动电路组内的像素驱动电路的个数越少，从而使位于一行或一列像素驱动电路的两端的像素驱动电路之间的阻容延迟减小，进而提高显示的均一性，解决显示面板尺寸较大时，一行或一列像素驱动电路电连接至同一条驱动信号线，导致位于一行或一列的首端和末端的像素驱动电路的阻容延迟较大，显示亮度均一性较差的问题。

图3为本实用新型实施例提供的又一种阵列基板的结构示意图。在上述实施例的基础上，长度越长的驱动信号线的宽度越大。

其中，图3示例性的画出驱动信号线仅为数据线42的情况。图3示例性的画出一列像素驱动电路30划分为两个像素驱动电路组31，两个像素驱动电路组31中的像素驱动电路30的个数分别为2和4。其中，与包括2个像素驱动电路30的像素驱动电路组31电连接的数据线42的长度较长，宽度较大；与包括4个像素驱动电路30的像素驱动电路组31电连接的数据线42的长度较短，宽度较小。通过使长度较长的驱动信号线的宽度增大，使得长度较长的驱动信号线的线电阻总值rl减小，从而使与该至少两个像素驱动电路组31连接的至少两条驱动信号线的电阻总值r总的差值进一步减小，甚至接近相等，从而使驱动信号经不同长度和宽度的驱动信号线传输至位于一行或一列(如图3所示)像素驱动电路的两端的像素驱动电路之间的阻容延迟减小，使得一行或一列像素驱动电路30的两端的像素驱动电路充电速度接近，进而提高显示的均一性，解决显示面板尺寸较大时，一行或一列像素驱动电路电连接至同一条驱动信号线，导致位于一行或一列的首端和末端的像素驱动电路的阻容延迟较大，显示亮度均一性较差的问题。

图4为本实用新型实施例提供的又一种阵列基板的结构示意图。在上述实施例的基础上，阵列基板1还包括：信号驱动电路50，位于非显示区20，与多条驱动信号线电连接。

其中，图4示例性的画出驱动信号线仅为发光控制线43的情况。与一行或者一列像素驱动电路30电连接的至少两条驱动信号线可以电连接至信号驱动电路50的同一个输出端，或，不同的多个输出端。可选的，信号驱动电路50包括下述至少一种：扫描驱动电路、数据驱动电路和发光控制电路。若驱动信号线包括扫描线，则信号驱动电路50包括扫描驱动电路；若驱动信号线包括数据线，则信号驱动电路50包括数据驱动电路；若驱动信号线包括发光控制线，则信号驱动电路50包括发光控制电路。

图5为本实用新型实施例提供的又一种阵列基板的结构示意图。在上述实施例的基础上，信号驱动电路包括第一信号驱动单元51和第二信号驱动单元52，被显示区10所间隔，与第一信号驱动单元51和第二信号驱动单元52电连接的驱动信号线的延伸方向相同。显示区10包括第一子显示区11和第二子显示区12。第一信号驱动单元51、第一子显示区11、第二子显示区12和第二信号驱动单元52沿与第一信号驱动单元51和第二信号驱动单元52电连接的驱动信号线的延伸方向依次排列，位于第一子显示区11的像素驱动电路组31通过对应的驱动信号线与第一信号驱动单元51电连接，位于第二子显示区12的像素驱动电路组31通过对应的驱动信号线与第二信号驱动单元52电连接。

其中，图5示例性的画出驱动信号线仅为数据线42的情况。第一信号驱动单元51和第二信号驱动单元52设置在两个相对的边框，例如可以是分别设置在左边框和右边框，或，分别设置在上边框和下边框，以分别驱动临近的子显示区内的像素驱动电路，以降低子显示区内的一行或一列像素驱动电路的两端的像素驱动电路之间的阻容延迟，以提高显示的均一性。在任一子显示区内，与一行或者一列像素驱动电路30电连接的驱动信号线可以是一条或多条，若与一行或者一列像素驱动电路30电连接的驱动信号线是多条，则该多条驱动信号线可电连接至对应的信号驱动单元的同一个输出端，或，不同的多个输出端。

图6为本实用新型实施例提供的又一种阵列基板的结构示意图。在上述实施例的基础上，第一子显示区11和第二子显示区12关于显示区10的中心o对称设置。

其中，第一子显示区11和第二子显示区12平分整个显示区10，第一子显示区11和第二子显示区12可以对称设置，以使降低长度最长的驱动信号线的长度，从而减小阻容延迟，提高画面显示的均一性。第一子显示区11内的长度最长的驱动信号线的长度等于第二子显示区12内的长度最长的驱动信号线的长度。

图7为本实用新型实施例提供的又一种阵列基板的局部剖面结构示意图。在上述实施例的基础上，结合图6和图7所示，若驱动信号线的延伸方向为行方向x，则与奇数行像素驱动电路30电连接的至少两条驱动信号线40为同层设置；与偶数行像素驱动电路30电连接的至少两条驱动信号线40为同层设置；与奇数行像素驱动电路30电连接的至少两条驱动信号线40，和与偶数行像素驱动电路30电连接的至少两条驱动信号线40，为异层设置。

其中，图7可为沿图6中ab方向的剖面结构示意图，图6和图7中的驱动信号线仅为扫描线。图7示例性的画出与第一行像素驱动电路30电连接的两条驱动信号线40，位于区域401；与第二行像素驱动电路30电连接的两条驱动信号线40，位于区域402；与第三行像素驱动电路30电连接的两条驱动信号线40，位于区域403。由于将相邻行像素驱动电路连接的驱动信号线40异层设置，可以减小相邻行像素驱动电路连接的驱动信号线40的间距d，并保证电气距离满足要求，同时避免信号线数量的增多，单个像素尺寸增大，导致像素分辨分辨率降低的情况发生。需要说明的是，同层设置的信号线之间的间距要求较大，异层设置的信号线之间的间距要求相对较小，即可满足布线要求。

可选的，在上述实施例的基础上，结合图3和图7所示，若驱动信号线的延伸方向为列方向y，则与奇数列像素驱动电路30电连接的至少两条驱动信号线40为同层设置；与偶数列像素驱动电路30电连接的至少两条驱动信号线40为同层设置；与奇数列像素驱动电路30电连接的至少两条驱动信号线40，和与偶数列像素驱动电路30电连接的至少两条驱动信号线40，为异层设置。

其中，图7也可为沿图3中ab方向的剖面结构示意图，图3和图7中的驱动信号线仅为数据线。图7示例性的画出与第一列像素驱动电路30电连接的两条驱动信号线40，位于区域401；与第二列像素驱动电路30电连接的两条驱动信号线40，位于区域402；与第三列像素驱动电路30电连接的两条驱动信号线40，位于区域403。

图8为本实用新型实施例提供的又一种阵列基板的局部剖面结构示意图。在上述实施例的基础上，与一行或者一列像素驱动电路30电连接的至少两条驱动信号线40为异层设置。

其中，图8可为沿图3或图6中ab方向的剖面结构示意图，结合图3和图8所示，图3和图8中的驱动信号线仅为数据线；结合图6和图8所示，图6和图8中的驱动信号线仅为扫描线。图8示例性的画出与第一行或第一列像素驱动电路30电连接的两条驱动信号线40，位于区域404；与第二行或第二列像素驱动电路30电连接的两条驱动信号线40，位于区域405；与第三行或第三列像素驱动电路30电连接的两条驱动信号线40，位于区域406，与第四行或第四列像素驱动电路30电连接的两条驱动信号线40，位于区域407。通过将与一行或者一列像素驱动电路30电连接的至少两条驱动信号线40异层绝缘设置，避免信号线数量的增多，单个像素尺寸增大，导致像素分辨分辨率降低的情况发生。

需要说明的是，扫描线和数据线为交叉绝缘设置，发光控制线和和数据线为交叉绝缘设置。

本实用新型实施例提供一种显示面板。图9为本实用新型实施例提供的一种显示面板的剖面结构示意图。该显示面板包括本实用新型任意实施例提供的阵列基板1。

其中，该显示面板可以是液晶显示面板或有机发光显示面板。图9示例性的画出显示面板为有机发光显示面板的情况。可选的，若显示面板为有机发光显示面板，该显示面板还包括有机发光器件膜层2和薄膜封装层3。有机发光器件膜层2可包括阳极、空穴注入层、空穴传输层、发光层、电子传输层、电子注入层和阴极。本实用新型实施例提供的显示面板包括上述实施例中的阵列基板，因此本实用新型实施例提供的显示面板也具备上述实施例中所描述的有益效果，此处不再赘述。

注意，上述仅为本实用新型的较佳实施例及所运用技术原理。本领域技术人员会理解，本实用新型不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整、相互结合和替代而不会脱离本实用新型的保护范围。因此，虽然通过以上实施例对本实用新型进行了较为详细的说明，但是本实用新型不仅仅限于以上实施例，在不脱离本实用新型构思的情况下，还可以包括更多其他等效实施例，而本实用新型的范围由所附的权利要求范围决定。