期VB’(参照图6)(其中，像素P中的各种颜色的子像素的驱动特性被感测)期间响应于第二扫描脉冲ScanB而导通。第三TFT T3的漏极连接到第二节点B，并且第三TFT T3的源极连接到第三节点C。第三TFT T3的栅极连接到被施加有第二扫描脉冲Scan B的第二扫描线15。存储电容器Cst通过第一节点A和第二节点B连接在第二 TFT T2的栅极与源极之间。OLED的阳极连接到驱动元件DRTFT的源极，并且OLED的阴极连接到地电平电压源GND。
[0027]参照图2，显示面板驱动电路包括数据驱动电路12、扫描驱动电路13以及定时控制器11。显示面板驱动电路向显示面板10的像素阵列施加输入图像的数据。
[0028]数据驱动电路12包括至少一个源驱动集成电路(IC)。数据驱动电路12利用数字-模拟转换器(DAC)将从定时控制器11接收到的输入图像的像素数据DATA’转换成模拟伽玛补偿电压，并且产生数据电压。数据驱动电路12将所述数据电压输出到数据线14。各个像素数据DATA’包括红色数据、绿色数据、蓝色数据和白色数据。
[0029]数据驱动电路12向定时控制器11发送通过模拟-数字转换器(ADC)和基准线16接收到的驱动特性的变化值。图4所示的DAC、ADC和开关SI被嵌入在数据驱动电路12中。
[0030]扫描驱动电路13在数据使能周期AA期间在定时控制器11的控制下向扫描线15提供与数据驱动电路12的输出电压同步的扫描脉冲(或选通脉冲)。扫描驱动电路13在垂直消隐周期VB’期间向扫描线15提供用于感测驱动特性的变化的扫描脉冲。因此，扫描驱动电路13顺序地移位扫描脉冲并顺序地选择被施加有数据的像素。此外,扫描驱动电路13基于每行顺序地选择将被感测驱动特性的变化的像素。
[0031]一般而言，感测一次像素的驱动特性的变化所需的时间比一个水平周期(horizontal per1d)长。相反,被分配为利用新的数据电压对像素进行充电的时间是一个水平周期。因此，在垂直消隐周期VB’中产生的扫描脉冲的宽度被设定为比在数据使能周期AA中产生的扫描脉冲的宽度大。
[0032]定时控制器11从主机系统(未示出)接收输入图像的像素数据DATA和输入定时信号。输入定时信号包括垂直同步信号Vsync、水平同步信号Hsync、数据使能信号DE、主时钟MCLK等。定时控制器11基于输入定时信号VSynC、HSync、DE和DCLK产生用于分别控制数据驱动电路12和扫描驱动电路13的操作定时的定时控制信号DDC和GDC。
[0033]定时控制器11缩短了由输入定时信号限定的数据使能周期AA并延长了垂直消隐周期VB，从而在各帧中增加了能够感测像素的驱动特性的变化的时间。定时控制器11利用帧存储器和行存储器通过提高数据使能周期AA的频率来缩短数据使能周期AA，并且相对地延长了能够感测各种颜色的子像素的驱动特性的变化的垂直消隐周期VB。定时控制器11在经延长的垂直消隐周期VB’期间产生了图5所示的信号，并且使得数据驱动电路12能够在各帧中感测两种或更多种颜色的子像素的驱动特性的变化。
[0034]定时控制器11执行用于基于从数据驱动电路12接收到的驱动特性的变化值来计算补偿值的图像质量补偿算法。该图像质量补偿算法可以使用补偿OLED显示器的驱动特性的变化的任何已知的算法。图像质量补偿算法利用补偿值对输入图像的像素数据DATA进行调制。补偿值包括被加到像素数据DATA和从像素数据DATA被减去并补偿驱动TFT的阈值电压的偏移值、以及乘以像素数据DATA并补偿驱动TFT的迁移率的增益值。定时控制器11向数据驱动电路12发送通过图像质量补偿算法修正的像素数据DATA’。
[0035]主机系统可以被实现为电视系统、机顶盒、导航系统、DVD播放器、蓝光播放器、个人计算机(PC)、家庭影院系统和电话系统中的一个。
[0036]本发明的实施方式利用定时控制器11和数据驱动电路12来施加用于补偿像素的各种颜色的子像素的驱动特性的变化的外部补偿方法，从而增加了 OLED显示器的产量和寿命。此外，本发明的实施方式可以利用外部补偿方法省略或最小化像素中的内部补偿电路，并且将像素实现为图4所示的简单构造，从而提高了孔径比和像素产率。
[0037]图4是像素的等效电路图。图5是示出了用于感测驱动特性的变化的信号的波形图。
[0038]如图4和图5所示，定时控制器11在垂直消隐周期VB’期间产生第一扫描脉冲Scan A和第二扫描脉冲Scan B以及初始化脉冲INIT。第一扫描脉冲Scan A的宽度比第二扫描脉冲Scan B的宽度小。初始化脉冲INIT的宽度大于第一扫描脉冲Scan A的宽度并小于第二扫描脉冲Scan B的宽度。在第二扫描脉冲Scan B上升之后，初始化脉冲INIT和第一扫描脉冲Scan A顺序上升。随后,在第一扫描脉冲Scan A下降之后,初始化脉冲INIT和第二扫描脉冲Scan B顺序下降。
[0039]数据驱动电路12向数据线14提供被预先确定以在垂直消隐周期VB’期间感测驱动特性的变化的预定的数据电压。该数据电压被设定为预定的电压，而不论输入图像的数据电压如何。
[0040]第三TFT T3响应于第二扫描脉冲Scan B而导通，并且连接第二节点B与第三节点C。随后，初始化脉冲INIT接通开关SI，并且向第三节点C提供预定的初始化电压Vinit。初始化电压Vinit将第二节点B和第三节点C初始化。随后，第一扫描脉冲Scan A被产生，并且预定的数据电压被施加到第二 TFT T2的栅极。因此，第二节点B的电压和第三节点C的电压上升。ADC将上升了感测时间ts的第三节点C的电压变化转换为数字值，并且产生驱动特性的变化值。驱动特性的所述变化值被发送给定时控制器11。
[0041]图6是示出了基于视频电子标准协会(VESA)的显示定时的波形图。
[0042]如图6所示，由输入定时信号限定的一个帧周期被划分成数据使能周期AA和垂直消隐周期VB。
[0043]数据使能信号DE与输入图像的数据同步。数据使能信号DE的一个脉冲的周期为一个水平周期，并且数据使能信号DE的高逻辑周期(即，脉冲宽度)表示一行的数据定时。一个水平周期是向显示面板10的一行上的像素施加数据所需的水平寻址时间。
[0044]数据使能信号DE和输入图像的数据在数据使能周期AA期间被输入，并且在垂直消隐周期VB期间不被输入。数据使能周期AA是在像素阵列的所有像素上显示与一帧对应的像素数据所需的垂直寻址时间。
[0045]垂直消隐周期VB包括垂直同步时间VS、垂直前沿FP和垂直后沿BP。
[0046]垂直同步时间VS是从垂直同步信号Vsync的下降沿到上升沿的范围的时间，并且指示一个画面(screen)的开始(或结束)定时。垂直前沿FP是从指示一帧数据的最后一行的数据定时的数据使能信号DE的最后一个脉冲的下降沿到垂直消隐周期VB的开始时间点的范围的时间。垂直后沿BP是从垂直消隐周期VB的结束时间点到指示一帧数据的第一行的数据定时的数据使能信号DE的第一个脉冲的上升沿的范围的时间。
[0047]在图6中，VB’指示由定时控制器11延长的垂直消隐周期，并且“IDE”指示由定时控制器11产生的内部数据使能信号。
[0048]图7和图8是详细示出了定时控制器11的框图。
[0049]如图7和图8所示，定时控制器11包括帧存储器70、频率转换器72、算法执行单元74、驱动电路控制器76等。
[0050]帧存储器70通过频率转换器72读出或写入内部存储空间上的输入图像的像素数据。帧存储器70可以包括两个帧存储器70#1和70#2，以便减少在数据读取处理和数据写入处理中的延迟时间。帧存储