移位寄存器单元及其驱动方法、扫描驱动电路、显示装置的制造方法
【技术领域】
[0001]本发明涉及显示技术领域，具体涉及一种移位寄存器单元及其驱动方法、扫描驱动电路、显示装置。
【背景技术】
[0002]GOA (Gate Drive on Array，阵列基板行驱动技术)相较于传统工艺，不仅节约了成本，还可以实现显示面板两边对称的美观设计，也省去了芯片的绑定区域以及例如扇出区的布线区域，有利于窄边框设计的实现。同时，由于可以省去行方向上的芯片绑定工艺，对整体的产能、良率提升也较有利。
[0003]但是，GOA在实际应用中也存在一些问题，比如为了实现每一行扫描信号的稳定输出、并防止噪声干扰造成误输出，常需要在每一行的GOA单元中额外设置若干个电路元器件，使得每一 GOA单元中的电路元器件数量可能达到十几个，严重制约了产品成本的控制和功耗的降低。因此，如何使用尽可能少的电路元器件来实现GOA单元排除噪声干扰的稳定输出，成为了本领域亟待解决的问题。
【发明内容】
[0004]针对现有技术中的缺陷，本发明提供一种移位寄存器单元及其驱动方法、扫描驱动电路、显示装置，可以通过相对较少的电路元器件实现GOA单元排除噪声干扰的稳定输出。
[0005]第一方面，本发明提供了一种移位寄存器单元，包括输入端、输出端、复位端和第一放噪端；所述移位寄存器单元还包括输出下拉模块以及相连于第一节点的输入模块、输出模块、复位模块和第一放噪模块，
[0006]所述输入模块还与所述输入端相连，用于在输入端所接信号的控制下拉高所述第一节点处的电压；
[0007]所述输出模块还与所述输出端相连，用于在所述第一节点处电压的控制下利用第一时钟信号拉高所述输出端处的电压；
[0008]所述复位模块还与所述复位端相连，用于在所述复位端所接信号的控制下拉低所述第一节点处的电压；
[0009]所述输出下拉模块与所述输出端相连，用于在第二时钟信号的控制下拉低所述输出端处的电压；
[0010]所述第一放噪模块还与所述第一放噪端相连，用于在第三时钟信号的控制下将所述第一节点处的噪声电压释放至所述第一放噪端；
[0011]所述第一放噪模块还用于在第一节点处的电压被拉高的期间断开所述第一放噪端与所述第一节点之间的电连接。
[0012]可选地，所述第一放噪模块包括第一晶体管，所述第一晶体管的栅极连接所述第三时钟信号，源极与漏极中的一个连接所述第一放噪端，另一个连接所述第一节点；
[0013]所述第一放噪端所接信号在所述第一节点处的电压被拉高的至少部分时间内的电压大于等于所述第三时钟信号的电压。
[0014]可选地，所述移位寄存器单元还包括第二放噪端以及连接所述第一节点的第二放噪模块；
[0015]所述第二放噪模块还与所述第二放噪端相连，用于在第四时钟信号的控制下将所述第一节点处的噪声电压释放至所述第二放噪端；
[0016]所述第二放噪模块还用于在第一节点处的电压被拉高的期间断开所述第二放噪端与所述第一节点之间的电连接。
[0017]可选地，所述第二放噪模块包括第二晶体管，所述第二晶体管的栅极连接所述第四时钟信号，源极与漏极中的一个连接所述第二放噪端，另一个连接所述第一节点；
[0018]所述第二放噪端所接信号在所述第一节点处的电压被拉高的至少部分时间内的电压大于等于所述第四时钟信号的电压。
[0019]可选地，在所述移位寄存器单元的同一时钟周期内，所述第三时钟信号、所述第一时钟信号、所述第四时钟信号及所述第二时钟信号的相位依次滞后。
[0020]可选地，所述输出模块包括:
[0021]第一端与所述第一节点相连的第一电容；
[0022]栅极与所述第一节点相连的第三晶体管，所述第三晶体管的源极和漏极中的一个连接所述第一时钟信号，另一个连接所述输出端。
[0023]可选地，所述输出下拉模块包括第四晶体管，所述第四晶体管的栅极连接所述第二时钟信号，源极和漏极中的一个连接所述输出端，另一个连接低电平电压线。
[0024]可选地，所述输入模块包括第五晶体管，所述第五晶体管的栅极连接所述输入端，源极和漏极中的一个连接高电平电压线，另一个连接所述第一节点。
[0025]可选地，所述复位模块包括第六晶体管，所述第六晶体管的栅极连接所述复位端，源极和漏极中的一个连接所述第一节点，另一个连接低电平电压线。
[0026]第二方面，本发明还提供了一种移位寄存器单元的驱动方法，所述移位寄存器单元包括输入端、输出端、复位端和第一放噪端，并包括位于所述移位寄存器单元内部的第一节点，所述驱动方法包括:
[0027]在输入端所接信号的控制下拉高所述第一节点处的电压；
[0028]在所述第一节点处电压的控制下利用第一时钟信号拉高所述输出端处的电压，并在第一节点处的电压被拉高的期间断开所述第一放噪端与所述第一节点之间的电连接；
[0029]在所述复位端所接信号的控制下拉低所述第一节点处的电压，并在第二时钟信号的控制下拉低所述输出端处的电压；
[0030]在第三时钟信号的控制下将所述第一节点处的噪声电压释放至所述第一放噪端。
[0031]第三方面，本发明还提供了一种扫描驱动电路，包括多级上述任意一种移位寄存器单元；第N级移位寄存器单元的输入端与第N-2级移位寄存器单元的输出端相连；第N级移位寄存器单元的第一放噪端与第N-1级移位寄存器单元的输出端相连；第N级移位寄存器单元的复位端与第N+2级移位寄存器单元的输出端相连；所述N大于等于3。
[0032]可选地，所述移位寄存器单元还包括第二放噪端，所述第N级移位寄存器单元的第二放噪端与第N+1级移位寄存器单元的输出端相连。
[0033]第四方面，本发明还提供了一种显示装置，包括上述任意一种扫描驱动电路。
[0034]由上述技术方案可知，本发明基于移位寄存器单元中放噪端和放噪模块的设置，可以利用时钟信号周期性地对第一节点进行放噪，以排除移位寄存器单元受到的噪声干扰；同时，放噪模块可以通过一定设置避开本级移位寄存器单元的第一节点处电位被拉高的时间段，因而可以保障输出端信号的稳定输出。并且，放噪模块的功能最少只需一个晶体管就可以实现，所以本发明可以通过相对较少的电路元器件实现GOA单元排除噪声干扰的稳定输出，有利于降低产品的成本和功耗。
【附图说明】
[0035]为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单的介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0036]图1是本发明一个实施例中一种移位寄存器单元的结构框图；
[0037]图2是本发明一个实施例中一种移位寄存器单元的电路结构示意图；
[0038]图3是一个时钟周期内图2所示电路结构的电路时序图；
[0039]图4是本发明一个实施例中一种移位寄存器单元的驱动方法的步骤流程示意图；
[0040]图5是本发明一个实施例中一种扫描驱动电路的结构不意图。
【具体实施方式】
[0041]为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0042]图1是本发明一个实施例中一种移位寄存器单元的结构框图。参见图1，该移位寄存器单元包括输入端INPUT、输出端OUTPUT、复位端RESET和第一放噪端LEAK，还包括输出下拉模块14以及相连于第一节点F1U的输入模块11、输出模块12、复位模块13和第一放噪模块15，其中:
[0043]上述输入模块11还与上述输入端INPUT相连，用于在输入端INPUT所接信号的控制下拉高上述第一节点PU处的电压；
[0044]