一种栅极驱动电路、垂直移位寄存器及液晶显示面板的制作方法
【技术领域】
[0001]本实用新型属于薄膜场效应晶体管液晶显示器(TFT-1XD)领域，尤其涉及一种栅极驱动电路、垂直移位寄存器及液晶显示面板。
【背景技术】
[0002]垂直移位寄存器通常设置在薄膜场效应晶体管液晶显示器(TFT-1XD)的面板边框内。现有技术中的垂直移位寄存器通常都包括由第I级移位寄存器单元到第N级移位寄存器单元依次级联组成的共N级移位寄存器单元(N为多I的正整数)，由于其电路结构复杂，因而体积较大，通常会占据薄膜场效应晶体管液晶显示器的面板边框内很大一部分空间，因此要实现薄膜场效应晶体管液晶显示器的窄边框设计，就必须简化垂直移位寄存器的内部电路结构。
【实用新型内容】
[0003]本实用新型实施例的目的在于提供一种栅极驱动电路、垂直移位寄存器及液晶显示面板，旨在解决目前的垂直移位寄存器的内部电路结构复杂，不能缩减空间以实现薄膜场效应晶体管液晶显示器的窄边框设计的问题。
[0004]本实用新型实施例是这样实现的，提供一种栅极驱动电路，所述栅极驱动电路包括:
[0005]由第I级晶体管单元到第η级晶体管单元依次连接组成的共η级晶体管单元；
[0006]与所述η级晶体管单元中每级晶体管单元均电连接的第一驱动信号输入端；
[0007]与所述第I级晶体管单元到第η级晶体管单元一一对应电连接的第I时钟信号输入端到第η时钟信号输入端；
[0008]与所述第I级晶体管单元到第η级晶体管单元一一对应电连接的第I驱动信号输出端到第η驱动信号输出端，η为大于或等于I的正整数。
[0009]优选的，所述第I级晶体管单元到第η级晶体管单元中的每个晶体管单元均为NMOS 管；
[0010]其中，所述第I级NMOS管到第η级NMOS管的栅极均电连接于所述第一驱动信号输入端；
[0011]所述第I级NMOS管到第η级NMOS管的漏极一一对应电连接所述第I时钟信号输入端到第η时钟信号输入端；
[0012]所述第I级NMOS管到第η级NMOS管的源极一一对应电连接所述第I驱动信号输出端到第η驱动信号输出端。
[0013]优选的，所述第I级晶体管单元到第η级晶体管单元中的每个晶体管单元均为PMOS 管；
[0014]其中，所述第I级PMOS管到第η级PMOS管的栅极均电连接于所述第一驱动信号输入端；
[0015]所述第I级PMOS管到第η级PMOS管的源极一一对应电连接所述第I时钟信号输入端到第η时钟信号输入端；
[0016]所述第I级PMOS管到第η级PMOS管的漏极一一对应电连接所述第I驱动信号输出端到第η驱动信号输出端。
[0017]优选的，所述栅极驱动电路还包括与所述η级晶体管单元中每级晶体管单元均电连接的第二驱动信号输入端，所述第I级晶体管单元到第η级晶体管单元中的每个晶体管单元均为CMOS管，所述CMOS管由一个NMOS管和一个PMOS管组成；
[0018]其中，所述第I级CMOS管的NMOS管的栅极到第η级CMOS管的NMOS管的栅极均电连接于所述第一驱动信号输入端；
[0019]所述第I级CMOS管的PMOS管的栅极到第η级CMOS管的PMOS管的栅极均电连接于所述第二驱动信号输入端；
[0020]所述第η级CMOS管中的NMOS管的漏极和PMOS管的漏极均电连接所述第η时钟信号输入端，所述第η级CMOS管中的NMOS管的源极和PMOS管的源极均电连接所述栅极驱动电路的第η驱动信号输出端。
[0021]本实用新型实施例还提供一种垂直移位寄存器，包括如前所述的栅极驱动电路，所述垂直移位寄存器至少包括依次电连接以传递扫描控制信号的双向扫描器、锁存器、与非门、第一反相器以及所述栅极驱动电路，还包括与所述锁存器电连接的复位电路；
[0022]其中，所述双向扫描器包括与外部电路电连接，以输入扫描控制信号的正向扫描控制信号输入端和反向扫描控制信号输入端；
[0023]所述锁存器包括与外部电路电连接，以输入时钟脉冲的第一时钟脉冲输入端以及输出所述移位信号的移位信号输出端；
[0024]所述与非门包括与外部电路电连接，以输入时钟脉冲的第二时钟脉冲输入端；
[0025]所述第一反相器与所述栅极驱动电路的第一驱动信号输入端电连接；
[0026]所述复位电路包括与外部电路电连接，以输入复位信号的复位信号输入端。
[0027]优选的，所述垂直移位寄存器还包括依次串接在所述与非门与所述第一反相器之间的第三反相器和第二反相器。
[0028]本实用新型实施例还提供一种垂直移位寄存器，包括如前所述的栅极驱动电路，所述垂直移位寄存器单元至少包括依次电连接以传递扫描控制信号的双向扫描器、锁存器、与非门、第一反相器以及所述栅极驱动电路，还包括与所述锁存器电连接的复位电路，所述与非门还与所述栅极驱动电路第二驱动信号输入端电连接；
[0029]其中，所述双向扫描器包括与外部电路电连接，以输入扫描控制信号的正向扫描控制信号输入端和反向扫描控制信号输入端；
[0030]所述锁存器包括与外部电路电连接，以输入时钟脉冲的第一时钟脉冲输入端以及输出所述移位信号的移位信号输出端；
[0031]所述与非门包括与外部电路电连接，以输入时钟脉冲的第二时钟脉冲输入端；
[0032]所述第一反相器与所述栅极驱动电路的第一驱动信号输入端电连接；
[0033]所述复位电路包括与外部电路电连接，以输入复位信号的复位信号输入端。
[0034]优选的，所述垂直移位寄存器还包括依次串接在所述与非门与所述第一反相器之间的第三反相器和第二反相器，所述与非门经所述第三反相器和所述第二反相器与所述栅极驱动电路的第二驱动信号输入端电连接。
[0035]本实用新型实施例还提供一种液晶显示面板，所述液晶显示面板包括如前所述的垂直移位寄存器。
[0036]本实用新型实施例提供的一种栅极驱动电路、垂直移位寄存器及液晶显示面板，其有益效果在于:通过栅极驱动电路来取代现有技术中的垂直移位寄存器除第I级移位寄存器单元以外的多级移位寄存器单元，在保证信号传递不失真的情况下大大简化了现有技术中移位寄存器的内部电路结构，使所述移位寄存器的体积大为减小，从而节约了 TFT-LCD面板的边框的内部空间，使TFT-LCD面板的窄边框设计成为可能；同时通过栅极驱动电路来取代现有技术中的垂直移位寄存器除第I级移位寄存器单元以外的多级移位寄存器单元，减少了元器件的使用数量，节约了成本并且结构简单、易于实现，适于大规模推广生产。
【附图说明】
[0037]图1为现有技术中的垂直移位寄存器的电路结构示意图；
[0038]图2为现有技术中的垂直移位寄存器的移位锁存单元的电路结构示意图；
[0039]图3为本实用新型的实施例提供的垂直移位寄存器的电路结构示意图；
[0040]图4为本实用新型的实施例提供的垂直移位寄存器的结构框图；
[0041]图5为本实用新型的实施例提供的垂直移位寄存器的结构框图；
[0042]图6为本实用新型的实施例提供的垂直移位寄存器的电路结构示意图；
[0043]图7为本实用新型的实施例提供的栅极驱动电路的结构框图；
[0044]图8为本实用新型的实施例提供的栅极驱动电路的结构框图；
[0045]图9为本实用新型的实施例提供的栅极驱动电路的电路结构示意图；
[0046]图10为本实用新型的实施例提供的栅极驱动电路的结构框图；
[0047]图11为本实用新型的实施例提供的栅极驱动电路的电路结构示意图；
[0048]图12为本实用新型的实施例提供的栅极驱动电路的结构框图；
[0049]图13本实用新型的实施例提供的栅极驱动电路的电路结构示意图。
【具体实施方式】
[0050]为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本实用新型，并不用于限定本实用新型。
[0051]现有技术中的垂直移位寄存器200包括由第I级移位寄存器单元VSR_unit到第η级移位寄存器单元依次级联组成的共η级移位寄存器单元VSR_unit (η为彡I的正整数)。
[0052]如图1所示，以η = 3为例，第I级移位寄存器单元VSR_unit通过一条扫描控制信号线STV输入外部控制电路的扫描控制信号，每级移位寄存器单元VSR_unit均包括第一时钟脉冲输入端CKl、第二时钟脉冲输入端CK2、复位信号输入端RST以及信号输出端Gout ;所述第I级移位寄存器单元VSR_unit到第3级移位寄存器单元VSR_unit之间均通过各自的移位信号输出端next向第下一级移位寄存器单元输出移位信号。每级移位寄存器单元VSR_unit均对应一条扫描线路，第一级移位寄存器单元VSR_unit通过其扫描控制信号输入端STV输入外部电路的扫描控制信号，然后该扫描控制信号通过移位信号输出端NEXT在各级移位寄存器单元VSR_unit之间一级一级的传递，使得各级移位寄存器单元VSR_unit被一级一级