一种像素驱动电路、阵列基板及液晶显示装置的制造方法
【技术领域】
[0001]本发明涉及液晶显示领域，特别是涉及了一种像素驱动电路、阵列基板及液晶显示装置。
【背景技术】
[0002]随着可穿戴产品的普及，用户对产品的功耗要求越来越高，其中显示模块为影响功耗的一个因素。在现有技术中，因晶体管长时间处于开启或关闭状态会导致晶体管劣化，影响显示模块的正常显示，而使用驱动信号频率越低，选通线的操作时间越长，晶体管处于开启或关闭状态越久，会导致晶体管劣化。
【发明内容】
[0003]为了解决上述现有技术的不足，本发明提供了了一种新型的像素驱动电路，其通过三个晶体管结构，可增加开关电路电阻，减小漏电流，有利于显示画面的保持；在低频率驱动信号下，减少对晶体管的劣化影响；解决了现有显示面板中当降低显示模块的频率时，晶体管关闭时间增加，持续加电后晶体管劣化，漏电流增大的问题。本发明还提供了一种使用该显示像素的阵列基板及液晶显示装置。
[0004]本发明所要解决的技术问题通过以下技术方案予以实现:
一种像素驱动电路，其包括:第一选通线、第二选通线、数据线、第一晶体管、第二晶体管、第三晶体管和像素电极，其中，
所述第一晶体管，其具有连接第二选通线的栅极端、连接数据线的源极端；
所述第二晶体管，其具有连接第一选通线的栅极端、连接像素电极的漏极端、以及连接所述第一晶体管的漏极端的源极端；
所述第三晶体管，其具有连接发光元件的像素电极的漏极端、连接所述第一晶体管的漏极端和所述第二晶体管的源极端的源极端和栅极端。
[0005]进一步地，所述第一晶体管和/或第二晶体管和/或第三晶体管为A-S1、LTPS、金属氧化物、有机TFT。
[0006]—种阵列基板，其包括矩阵分布的数个像素单元，还包括上述的像素驱动电路。
[0007]一种液晶显示装置，包括上述的阵列基板。
[0008]进一步地，所述显示面板的显示模式为常正显示模式、常黑显示模式、透过模式、半透半反模式、全反模式中的任一种。
[0009]本发明具有如下有益效果:通过三个晶体管结构，可增加开关电路电阻，减小漏电流，有利于显示画面的保持；在低频率驱动信号下，减少对晶体管的劣化影响；解决了现有显示面板中当降低显示模块的频率时，晶体管关闭时间增加，持续加电后晶体管劣化，漏电流增大的问题。在防劣化区使用正常驱动频率(如60Hz)单独开启其中的一个晶体管，这样可以防止晶体管劣化，同时晶体管还能起到关闭作用，防止像素漏电，不会影响显示质量。三个晶体管的沟道宽长比例可根据像素尺寸进行调整。本显示像素的晶体管使用工艺包括但不限于A-Si (单晶硅)、LTPS (低温多晶硅)、金属氧化物、有机TFT。本显示像素可适用但不限于常正显示模式、常黑显示模式、透过模式、半透半反模式、全反模式等显示面板。
【附图说明】
[0010]图1为本发明的像素驱动电路的示意图；
图2为图1像素驱动电路的驱动信号示意图。
【具体实施方式】
[0011]下面结合附图和实施例对本发明进行详细的说明。
[0012]实施例1
图1示出了本发明一较佳实施例的像素驱动电路，用于液晶显示装置，包括第一选通线 Gate Line 1 (GL1 )、第二选通线 Gate Line 2 (GL2)、数据线 Source Line (SL)、第一晶体管Ml、第二晶体管M2、第三晶体管M3和像素电极。
[0013]所述第一晶体管Ml响应于来自第二选通线Gate Line 2 (GL2)的第二选通信号而受到控制，且所述第一晶体管Ml连接于数据线Source Line (SL)和第一节点nl之间，即，根据第二选通信号的逻辑状态来接通或断开第一晶体管M1，并且当第一晶体管Ml接通时使数据线SL和第一节点nl彼此电连接。所述第一晶体管Ml具有连接到第二选通线GL2的栅极端，连接到数据线SL的源极端和连接到第一节点nl的漏极端。
[0014]所述第二晶体管M2相响应于来自第一选通线Gate Line 1 (GL1)的第一选通信号而受到控制，且所述第二晶体管M2连接于第一节点nl和第二节点n2之间，即，根据第一选通信号的逻辑状态来接通或断开第二晶体管M2，并且当第二晶体管M2接通时第一节点nl和第二节点n2彼此电连接。所述第二晶体管M2具有连接到第一选通线GL1的栅极端，连接到第一节点nl的源极端和连接到第二节点n2的漏极端。
[0015]所述第三晶体管M3响应于施加到第一节点nl的信号而受到控制，并且第三晶体管M3连接于第一节点nl和第二节点n2之间，即，根据施加到第一节点nl的电压的逻辑状态来接通或断开第三晶体管M3，并且第三晶体管M3接通时使第一节点nl和第二节点n2彼此电连接。所述第三晶体管M3具有连接到第一节点nl的栅极端和源极端，连接到第二节点n2的漏极端。
[0016]所述像素电极与第二节点n2彼此电连接。
[0017]需要说明的是，所有晶体管使用工艺包括但不限于A-Si (单晶硅)、LTPS (低温多晶硅)、金属氧化物、有机TFT。三个晶体管M1、M2和M3的沟道宽长比例可根据像素尺寸进行调整。
[0018]本发明像素驱动电路的工作原理如下:当第一选通线GL1和第二选通线GL2同时为0，即同时处于断开状态，则关闭该像素，第二晶体管M2和第三晶体管M3帮助电容储存信息；当第一选通线GL1为0，第二选通线GL2为1时，可以单独写入高电平，方便时序实现；当第一选通线GL1和第二选通线GL2同时为1时，可写入高电平或低电平，实现写入功能；当第二选通线GL2为0时，则关闭该像素。如图2所示，在每一图框显示周期内，本发明像素驱动电路的驱动分为显示用驱动和防劣化驱动，显示用驱动方式为当第一选通线GL1和第二选通线GL2同时输入高电压信号，则波形有重叠时才能写入数据，即重叠部分作为有效开启区；而防劣化驱动驱动方式为当第一选通线GL1和第二选通线GL2不同时输入高电压信号，则波形不出现重叠，即在防劣化区使用正常驱动频率(如60Hz)单独开启其中的一个晶体管，这样可以防止晶体管劣化，同时晶体管还能起到关闭作用，防止像素漏电，不会影响显示质量。
[0019]需要说明的是，防劣化驱动的开启电压可以跟同显示区的开启电压或小于显示区的开启电压。
[0020]因像素驱动频率较低，晶体管为大部分时间处于低电压关闭状态，这样会导致晶体管劣化。现有显示像素中当降低显示模块的频率时，晶体管关闭时间增加，持续加电后导致晶体管劣化，漏电流增大，而本发明通过三个晶体管结构，可增加开关电路电阻，减小漏电流，有利于显示画面的保持，在低频率驱动信号下，减少对晶体管的劣化影响。在防劣化区使用正常驱动频率(如60Hz)单独开启其中的一个晶体管，这样可以防止晶体管劣化，同时晶体管还能起到关闭作用，防止像素漏电，不会影响显示质量。
[0021]实施例2
一种阵列基板，其包括矩阵分布的数个像素单元，还包括如实施例1中所述的像素驱动电路。
[0022]本实施例的阵列基板，通过三个晶体管结构，可增加开关电路电阻，减小漏电流，有利于显示画面的保持，在低频率驱动信号下，减少对晶体管的劣化影响。在防劣化区使用正常驱动频率(如60Hz)单独开启其中的一个晶体管，这样可以防止晶体管劣化，同时晶体管还能起到关闭作用，防止像素漏电，不会影响显示质量。
[0023]实施例3
一种液晶显示装置，包括如实施例2所述的阵列基板。该液晶显示装置具体可以为:液晶面板、手机、平板电脑、电视机、显示区、笔记本电脑、数码相框及导航仪等任何具有显示功能的产品或部件。所述液晶显示装置的显示模式为常正显示模式、常黑显示模式、透过模式、半透半反模式、全反模式中的任一种。
[0024]本实施例的液晶显示装置，通过三个晶体管结构，可增加开关电路电阻，减小漏电流，有利于显示画面的保持，在低频率驱动信号下，减少对晶体管的劣化影响。在防劣化区使用正常驱动频率(如60Hz)单独开启其中的一个晶体管，这样可以防止晶体管劣化，同时晶体管还能起到关闭作用，防止像素漏电，不会影响显示质量。
[0025]以上所述实施例仅表达了本发明的实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制，但凡采用等同替换或等效变换的形式所获得的技术方案，均应落在本发明的保护范围之内。
【主权项】
1.一种像素驱动电路，其包括:第一选通线、第二选通线、数据线、第一晶体管、第二晶体管、第三晶体管和像素电极，其中， 所述第一晶体管，其具有连接第二选通线的栅极端、连接数据线的源极端； 所述第二晶体管，其具有连接第一选通线的栅极端、连接像素电极的漏极端、以及连接所述第一晶体管的漏极端的源极端； 所述第三晶体管，其具有连接发光元件的像素电极的漏极端、连接所述第一晶体管的漏极端和所述第二晶体管的源极端的源极端和栅极端。2.根据权利要求1所述的像素驱动电路，其特征在于，所述第一晶体管和/或第二晶体管和/或第三晶体管为A-S1、LTPS、金属氧化物、有机TFT。3.一种阵列基板，其包括矩阵分布的数个像素单元，还包括如权利要求1所述的像素驱动电路。4.一种液晶显示装置，包括如权利要求3所述的阵列基板。5.根据权利要求4所述的液晶显示装置，其特征在于，所述显示面板的显示模式为常正显示模式、常黑显示模式、透过模式、半透半反模式、全反模式中的任一种。
【专利摘要】本发明公开了一种像素驱动电路，其包括：一种像素驱动电路，其包括：第一选通线、第二选通线、数据线、第一晶体管、第二晶体管、第三晶体管和像素电极。本发明还公开一种使用该显示像素的阵列基板及液晶显示装置。本发明通过三个晶体管结构，可增加开关电路电阻，减小漏电流，有利于显示画面的保持；在低频率驱动信号下，减少对晶体管的劣化影响；解决了现有显示面板中当降低显示模块的频率时，晶体管关闭时间增加，持续加电后晶体管劣化，漏电流增大的问题。
【IPC分类】G02F1/1362, G02F1/1368
【公开号】CN105372893
【申请号】CN201510983531
【发明人】李林, 柳发霖, 何基强, 黄柏青
【申请人】信利半导体有限公司
【公开日】2016年3月2日
【申请日】2015年12月24日