一种移位寄存器及其驱动方法、驱动电路和显示装置的制造方法
【技术领域】
[0001]本发明涉及显示技术领域，尤其涉及一种移位寄存器及其驱动方法、驱动电路和显示装置。
【背景技术】
[0002]现有的阵列基板行驱动电路(Gate Driver on Array,GOA)中，每一行移位寄存器都需要上拉节点和下拉节点，使得薄膜晶体管的使用数量增多，所述薄膜晶体管的占用面积较大，导致阵列基板行驱动电路的结构复杂，无法满足窄边框和低功耗的要求。
【发明内容】
[0003]为解决上述问题，本发明提供一种移位寄存器及其驱动方法、驱动电路和显示装置，用于解决现有技术中阵列基板行驱动电路的薄膜晶体管的使用数量较多，导致薄膜晶体管的占用面积较大，无法满足窄边框和低功耗的要求。
[0004]为此，本发明提供一种移位寄存器，包括输入单元、复位单元、控制单元、第一输出单元和第二输出单元；
[0005]所述输入单元分别与输入端、第一电压端和第一节点连接，用于根据所述输入端和所述第一电压端的输入信号控制所述第一节点的电位；
[0006]所述复位单元分别与复位端、第二电压端、第三电压端、第一节点和第二节点连接，用于在所述第二节点的电位控制下根据所述复位端、所述第二电压端和所述第三电压端的输入信号控制所述第一节点的电位；
[0007]所述控制单元分别与第三电压端、第四电压端、第一节点和第二节点连接，用于在所述第一节点的电位控制下根据所述第三电压端和所述第四电压端的输入信号控制所述第二节点的电位；
[0008]所述第一输出单元分别与第五电压端、第一时钟信号端、第一输出端、第一节点和第二节点连接，用于在所述第一节点和所述第二节点的电位控制下根据所述第五电压端和所述第一时钟信号端的输入信号控制所述第一输出端的输出信号；
[0009]所述第二输出单元分别与第五电压端、第二时钟信号端、第二输出端、第一节点和第二节点连接，用于在所述第一节点和所述第二节点的电位控制下根据所述第五电压端和所述第二时钟信号端的输入信号控制所述第二输出端的输出信号。
[0010]可选的，所述输入单元包括第一晶体管；
[0011]所述第一晶体管的第一极与所述第一电压端连接，所述第一晶体管的栅极与所述输入端连接，所述第一晶体管的第二极与所述第一节点连接。
[0012]可选的，所述复位单元包括第二晶体管和第七晶体管；
[0013]所述第二晶体管的第一极与所述第二电压端连接，所述第二晶体管的栅极与所述复位端连接，所述第二晶体管的第二极与所述第一节点连接；
[0014]所述第七晶体管的第一极与所述第三电压端连接，所述第七晶体管的栅极与所述第二节点连接，所述第七晶体管的第二极与所述第一节点连接。
[0015]可选的，所述控制单元包括第五晶体管、第六晶体管和第一电容；
[0016]所述第五晶体管的第一极与所述第四电压端连接，所述第五晶体管的栅极与所述第四电压端连接，所述第五晶体管的第二极与所述第一节点连接；
[0017]所述第六晶体管的第一极与所述第三电压端连接，所述第六晶体管的栅极与所述第一节点连接，所述第六晶体管的第二极与所述第二节点连接；
[0018]所述第一电容并联于所述第六晶体管的栅极与第一极之间。
[0019]可选的，所述第一输出单元包括第三晶体管和第四晶体管；
[0020]所述第三晶体管的第一极与所述第一时钟信号端连接，所述第三晶体管的栅极与所述第一节点连接，所述第三晶体管的第二极与所述第一输出端连接；
[0021]所述第四晶体管的第一极与所述第五电压端连接，所述第四晶体管的栅极与所述第二节点连接，所述第四晶体管的第二极与所述第一输出端连接。
[0022]可选的，所述第二输出单元包括第八晶体管和第九晶体管；
[0023]所述第八晶体管的第一极与所述第二时钟信号端连接，所述第八晶体管的栅极与所述第一节点连接，所述第八晶体管的第二极与所述第二输出端连接；
[0024]所述第九晶体管的第一极与所述第五电压端连接，所述第九晶体管的栅极与所述第二节点连接，所述第九晶体管的第二极与所述第二输出端连接。
[0025]本发明还提供一种移位寄存器的驱动方法，所述移位寄存器包括上述任一移位寄存器，第一电压端为高电平，第二电压端为低电平，第三电压端为低电平，第四电压端为高电平，第五电压端为低电平，所述驱动方法包括:
[0026]输入端输入低电平，复位端输入低电平，第一时钟信号端输入低电平，第二时钟信号端输入低电平；
[0027]输入端输入高电平，复位端输入低电平，第一时钟信号端输入低电平，第二时钟信号端输入低电平；
[0028]输入端输入低电平，复位端输入低电平，第一时钟信号端输入高电平，第二时钟信号端输入低电平；
[0029]输入端输入低电平，复位端输入低电平，第一时钟信号端输入低电平，第二时钟信号端输入高电平；
[0030]输入端输入低电平，复位端输入高电平，第一时钟信号端输入高电平，第二时钟信号端输入低电平。
[0031]本发明还提供一种移位寄存器的驱动方法，所述移位寄存器包括上述任一移位寄存器，第一电压端为低电平，第二电压端为高电平，第三电压端为低电平，第四电压端为高电平，第五电压端为低电平，所述驱动方法包括:
[0032]输入端输入低电平，复位端输入低电平，第一时钟信号端输入低电平，第二时钟信号端输入低电平；
[0033]输入端输入低电平，复位端输入高电平，第一时钟信号端输入低电平，第二时钟信号端输入低电平；
[0034]输入端输入低电平，复位端输入低电平，第一时钟信号端输入低电平，第二时钟信号端输入高电平；
[0035]输入端输入低电平，复位端输入低电平，第一时钟信号端输入高电平，第二时钟信号端输入低电平；
[0036]输入端输入高电平，复位端输入低电平，第一时钟信号端输入低电平，第二时钟信号端输入高电平。
[0037]本发明还提供一种驱动电路，包括多级上述任一移位寄存器；
[0038]除第一级移位寄存器之外，其余所述移位寄存器的输入端与上一级移位寄存器的第一输出端连接，所述移位寄存器的第二输出端与上一级移位寄存器的复位端连接；
[0039]除最后一级移位寄存器之外，其余所述移位寄存器的第一输出端与下一级移位寄存器的输入端连接，所述移位寄存器的复位端与下一级移位寄存器的第二输出端连接。
[0040]本发明还提供一种显示装置，包括上述驱动电路。
[0041]本发明具有下述有益效果:
[0042]本发明提供的移位寄存器及其驱动方法、驱动电路和显示装置中，所述移位寄存器包括输入单元、复位单元、控制单元、第一输出单元和第二输出单元，所述第一输出单元用于在所述第一节点和所述第二节点的电位控制下根据所述第五电压端和所述第一时钟信号端的输入信号控制所述第一输出端的输出信号，所述第二输出单元用于在所述第一节点和所述第二节点的电位控制下根据所述第五电压端和所述第二时钟信号端的输入信号控制所述第二输出端的输出信号。本发明提供的移位寄存器在不增加控制信号和保证移位寄存器功能的前提下，每两行共用第一节点和第二节点，从而减少了薄膜晶体管的使用数量，减小了薄膜晶体管的占用面积，使得所述移位寄存器的结构简单，以满足窄边框和低功耗的要求。
【附图说明】
[0043]图1为本发明实施例一提供的一种移位寄存器的结构示意图；
[0044]图2为图1所不移位寄存器的具体结构不意图；
[0045]图3为本发明实施例二提供的一种移位寄存器的驱动方法的流程图；
[0046]图4为本发明实施例二提供的一种移位寄存器的工作时序图；
[0047]图5为本发明实施例三提供的