是表示像素的结构的图。
[0058]图21是表示现有技术的驱动模块的结构的图，(a)是俯视图，(b)是截面图。
[0059]图22是表示与现有技术的驱动模块的驱动电路连接的配线的结构的图。
[0060]图23是表示现有技术的专利文献2记载的结构的图。
[0061]图24是表示现有技术的显示装置的结构的图。
[0062]图25是表示现有技术的显示面板所具备的显示部的结构的图。
[0063]图26是表示现有技术的显示面板的结构的图。
【具体实施方式】
[0064]以下，参照附图对本发明的实施方式进行详细说明。
[0065](实施方式I)
[0066]基于图1?图10等对本发明的一实施方式进行说明时，如下所述。
[0067]<显示装置I的结构>
[0068]图1是表示本发明的一个方式的显示装置I的结构的图。如图1所示，显示装置I包括输入信号生成部13、显示面板11和驱动模块12。
[0069]在此，如后文所述，驱动模块12包括:接受来自输入信号生成部13的输入信号的输入的输入端子；输出栅极信号的栅极输出端子；和输出源极信号的源极输出端子。另外，驱动模块12包括根据经由上述输入端子输入的输入信号生成上述栅极信号的栅极驱动电路和生成上述源极信号的源极驱动电路，上述栅极输出端子和上述源极输出端子仅形成在一边侧。另外，显示面板11包括:与上述栅极输出端子连接，接受上述栅极信号的输入的栅极控制端子；和与上述源极输出端子连接，接受上述源极信号的输入的源极控制端子，上述显示面板为方形状，上述栅极控制端子和上述源极控制端子仅形成在一边侧。
[0070]以下，对显示装置I所具备的主要的构成要件的详细进行说明。
[0071](输入信号生成部13)
[0072]输入信号生成部13对驱动模块12供给输入信号。该输入信号例如可以包含:在用于驱动驱动模块12的电力供给中利用的电信号；显示用的数据线信号；在驱动模块12的各驱动器中生成源极信号和栅极信号时所利用的时钟信号等的控制信号。
[0073](显示面板11)
[0074]图2是显示装置I所具备的显示面板11的结构的图，(a)表示整体的结构，(b)是像素E的结构的图。如图2的(a)所示，显示面板11包括显示部111和显示面板控制端子(包括栅极控制端子、源极控制端子)112。像这样，显示面板11仅在一边侧具备与驱动模块12的输出端子连接的显示面板控制端子112，具有方形的形状。
[0075]在此，显示部111包括多个源极控制线Ls和多个栅极控制线Lg。源极控制线Ls配置成直线状且相互平行。另外，栅极控制线Lg配置成直线状且相互平行，而且，配置成与源极控制线Ls正交。
[0076]在此，源极信号是流过源极控制线Ls的信号。另外，栅极信号是流过栅极控制线Lg的信号。
[0077]另外，显示部111可以为由图2的(a)中用虚线框所示的像素E的集合构成。
[0078]如图2的(b)所示，像素E由开关元件S和液晶电容Clc构成。在此，开关元件S可以为薄膜晶体管(TFT:Thin Film Transistor)等。另外，开关元件S的漏极与液晶电容Clc的一端连接。另外，液晶电容Clc的另一端与接地GND连接，被接地。
[0079]另外，开关元件S的栅极与栅极控制线Lg连接。由此，利用从栅极控制线Lg供给的栅极信号，控制开关元件S，将从与开关元件S的源极连接的源极控制线Ls供给的源极信号充电到与开关元件S的漏极连接的液晶电容Clc。由此，进行显示部111中的显示控制。
[0080]另外，栅极控制线Lg从栅极控制分支线Lb分支。具体来讲，如图2的(a)所示，按每3根源极控制线Ls从栅极控制线Lg分支出I根栅极控制分支线Lb。由此，能够将栅极控制分支线Lb向与源极控制线Ls相同的方向引出，与显示面板控制端子112连接，因此，显示面板11能够从仅配置在一边侧的显示面板控制端子112，通过栅极信号和源极信号进行显示控制。
[0081]图3是表示显示部111中的各控制线(源极控制线Ls、栅极控制线Lg、栅极控制分支线Lb)的概略结构的图。如图3所示，显示部111中，源极控制线Ls延伸至显示部111的端部，与源极控制端子Ts连接。另外，从栅极控制线Lg分支出栅极控制分支线Lb。另夕卜，栅极控制分支线Lb延伸至上述显示部111的端部，与栅极控制端子Tg连接。
[0082]像这样，与显示部111所具备的各控制线对应的端子(源极控制端子Ts、栅极控制端子Tg)配置在显示部111的一边，形成有显示面板控制端子112。
[0083]图4是表示显示部111与显示面板控制端子112的位置关系的图。如图4所示，显示面板控制端子112仅位于显示部111的一边侧。
[0084]S卩，显示面板11包括多个相互平行地配置的、栅极控制线Lg和与上述栅极控制线Lg直行的源极控制线Ls，包括从上述栅极控制线Lg分支的栅极控制分支线Lb、与上述源极控制线Ls连接的源极控制端子Ts、和与上述栅极控制分支线Lb连接的栅极控制端子Tg，上述显示面板为方形状，上述栅极控制端子Tg和上述源极控制端子Ts仅形成在一边侧。
[0085]根据上述结构，能够提供仅在一边侧设置控制端子(显示面板控制端子112 (包含栅极控制端子Tg和源极控制端子Ts))的显示面板。
[0086]并且，显示面板控制端子112与作为用于驱动显示面板11的驱动器的驱动模块12的输出端子连接。以下，对驱动模块12进行详细说明。
[0087](驱动模块12)
[0088]图5是表示显示装置I所具备的驱动模块12的结构的图，(a)是俯视图，(b)是截面图。如图5的(a)所示，驱动模块12在I个基材121之上设置有输入端子Tin、栅极驱动器(栅极驱动电路)GD、源极驱动器(源极驱动电路)SD和输出端子Tout。在此，输出端子Tout仅形成在驱动模块12的一边侧，包括输出栅极驱动器GD的输出信号(栅极信号)的栅极输出端子和输出源极驱动器SD的输出信号(源极信号)的源极输出端子。即，上述栅极输出端子和上述源极输出端子仅形成在驱动模块12的一边侧。
[0089]在此，栅极驱动器⑶和源极驱动器SD配置在相同的基材121上。但是，并不限于这样的结构，例如可以将各驱动器分别配置在多层化后的多个基板，可以利用相同的基板的两个面地分别配置在相互不同的面上。
[0090]另外，栅极驱动器⑶和源极驱动器SD可以采用包含于单一的芯片内的结构。由此，与利用各自的驱动器生成栅极信号和源极信号的结构相比，能够减少驱动器芯片的个数，因此，能够使驱动模块小型化且低成本化。
[0091]另外，输入端子Tin和输出端子Tout配置在驱动模块12(基材121)的端部。
[0092]另外，基材121可以为绝缘性的挠性带、薄膜等。另外，栅极驱动器⑶、源极驱动器SD可以利用覆晶薄膜(C0F:Chip On Film)等的方法形成在作为挠性带的基材121。另夕卜，利用设置在基材121的定位孔H，使基材121移动或对其进行加工。
[0093]另外，驱动模块12的形状不限于图5所示那样的方形状，可以如后述的图18和图19所示，对基材121进行加工形成多边形状。
[0094]另外，源极驱动器SD生成源极信号，栅极驱动器⑶生成栅极信号。
[0095]另外，栅极驱动器⑶配置在比源极驱动器SD更靠近输入端子Tin的位置。
[0096]另外，源极驱动器SD和栅极驱动器⑶配置成各自的中心位于图5的(a)中由点划线所示的驱动模块12的中心线CL上。
[0097]即，驱动模块12中，上述栅极驱动器(栅极驱动电路)⑶和上述源极驱动器(源极驱动电路)SD可以配置成各自的中心位于从形成有上述输出端子(上述栅极输出端子和上述源极输出端子)Tout的上述边通过的上述驱动模块12的中心线CL上。
[0098]根据上述结构，能够以相对于中心线CL呈线对称的方式配置与各信号相关的配线。由此，能够进行最佳的配线的配置。
[0099]另外，假如在栅极驱动器⑶或者源极驱动器SD不位于中心线CL上的情况下，配线的配置产生浪费。由此，驱动模块12的面积增加，导致驱动模块12的成本增加。但是，根据上述结构，能够抑制这样的配线的配置的浪费，能够抑制驱动模块12成本变高。
[0100]在此，驱动模块12例如为在带状的基材121上配置各驱动电路那样的带状器件的情况下，优选能够将该驱动模块12折弯使用。
[0101 ] 根据上述结构，通过将各驱动器的中心配置在驱动模块12的中心线CL上，能够提高机械的弯曲强度，从而能够将驱动模块12折弯使用。
[0102]另外，从驱动模块12的输入端子Tin供给的输入信号，经由基材121上的配线与栅极驱动器⑶和源极驱动器SD的输入端子连接。并且，源极驱动器SD和栅极驱动器⑶的输出端子经由带上的配线与驱动模块12的输出端子Tout连接。
[0103]另外，经由输入端子对栅极驱动器GD和源极驱动器SD输入输入信号，由此供给电力等。
[0104]图5的(b)是图5的(a)的中心线CL的位置上的驱动模块12的截面图。如图5的(b)所示，驱动模块12，层叠有基材121和配线122，配线122经由接点CP与源极驱动器SD和栅极驱动器⑶连接。另外，可以在配线122之上配置阻焊剂。另外，源极驱动器SD和栅极驱动器GD的接点部分可以由树脂124密封。
[0105]图6是表示作为驱动模块12的比较例的驱动模块120的结构的图。如图6所示，驱动模块120中，各驱动器(栅极驱动器⑶、源极驱动器SD)的中心不在驱动模块120的中心线CL上。因此，不能够将连接输入端子Tin和栅极驱动器⑶的配线A、连接栅极驱动器GD和输出端子Tout的配线B、连接输入端子Tin和源极驱动器SD的配线C、以及连接源极驱动器SD和输出端子Tout的配线D配置成相对于中心线CL线对称。
[0106]图7是表示驱动模块12的构成要件的图。如图7所示，在输入端子Tin与栅极驱动器⑶之间配置有栅极输入线Lg_in和源极输入线Ls_in。在此，栅极输入线Lg_in与栅极驱动器⑶连接，但是，源极输入线Ls_in不与栅极驱动器⑶连接，而通过栅极驱动器⑶的下部与源极驱动器SD连接。
[0107]另外，在栅极驱动器⑶与源极驱动器SD之间配置有从栅极驱动器⑶输出的未图示的