连接到第N时钟信号线CLK [N]并且其第二电极连接到第N扫描线GL [N]。
[0110]在第一实施方式的第二修改例中，第二补偿电路单元Ct2连接到第二补偿电路单元Ct2的随后级(S卩，在第二补偿电路单元Ct2之后的级)之中的级电路单元的Q节点Q[N+1]和Q [n+2]，并且响应于Q节点Q [N+1]和Q [n+2]的电压而运行。
[0111]在通过时钟信号线提供的时钟信号以4H、5H和6H时间段而不是3H时间段进行交叠的交叠运行的情况中，如图13所示，可用Q节点的范围可能增大。
[0112]如上所述，本发明的第一实施方式可以尤其针对高分辨率和大尺寸显示装置解决传播延迟问题。此外，本发明的第一实施方式通过响应于下一级自举Q节点的电压将时钟信号(或虚拟时钟信号)提供给扫描线，而补偿扫描信号截止电压Voff (或扫描低电压)，因此可以解决扫描信号失真。而且，因为通过提供时钟信号(或虚拟时钟信号)给扫描线而补偿扫描信号截止电压Voff (或扫描低电压)，所以本发明的第一实施方式可以减小电路设计中的缓存晶体管或者补偿晶体管的尺寸。
[0113]在本发明的第一实施方式中，已经描述了用于改善和解决扫描驱动器中的传播延迟问题的例子，其中扫描驱动器嵌入在具有高分辨率和大尺寸屏幕的显示装置中。然而，当这种嵌入式扫描驱动器仅仅使用一个QB节点实现时，也可能需要考虑栅极浮动(其可能由于显示面板的负载增加而产生于移位寄存器的输出端子)。这将在下文描述。在第二实施方式中，级电路单元的节点控制器可以与第一实施方式类似，但是根据本发明的节点控制器并不限于此。
[0114]〈第二实施方式〉
[0115]在本发明的第二实施方式中，实施一个实验，以在实施仅使用一个QB节点的嵌入式扫描驱动器的情况下，改善由于在移位寄存器的输出端子处所产生的栅极浮动而带来的电路可靠性和图像质量的劣化。
[0116]图14图示出根据本发明的第二实验例，移位寄存器主要部分的电路。
[0117]第二实验例
[0118]如图14所示，根据第二实验例的移位寄存器包括下拉晶体管T7，其中下拉晶体管T7响应于一个QB节点的电压运行。此外，根据第二实验例的移位寄存器被实施为:使得用以输出进位信号的进位输出端子Carry [η]和用以输出扫描信号的输出端子(部分连接到扫描线GL[η])通过两条低电平电源线VSSl和VSS2分离。
[0119]由于根据第二实验例的移位寄存器使用两条低电平电源线VSSl和VSS2以分离进位信号，因此可以减少栅极下降时间。这里，栅极高电压和栅极低电压在QB节点反复，并且下拉晶体管Τ7反复导通和截止。
[0120]通过晶体管Τ2Ι响应于第N时钟信号线CLK[N]的第N时钟信号运行，提供高电平电源线VDD的高电平电压，从而对QB节点充电(Τ7导通)。通过晶体管Τ3Ι响应于第(Ν+4)时钟信号线CLK[N+4]的第(N+4)时钟信号运行，提供第一低电平电源线VSSl的低电平电压，从而对QB节点放电(T7截止)。这里，晶体管T2在QB节点的电压保持为栅极高电压的时间段内运行，以保持QB节点的栅极低电压。
[0121]区别于第一实施方式，根据第二实验例的移位寄存器包括一个下拉晶体管T7，该下拉晶体管反复导通和截止。然而，根据仅仅使用一个下拉晶体管T7的第二实验例，当作为移位寄存器的下拉晶体管T7处于截止时间段时，可能产生不期望的栅极浮动(Vgout浮动)。
[0122]此外，尽管栅极浮动可能在常温运行下不会产生问题，但是这种栅极浮动可能在长期高温运行期间导致下拉晶体管T7的阈值电压(Vth)偏移。相应地，下拉晶体管Τ7的栅极低电压供应能力也会由于导通电流(on-current)的减小而劣化(栅极低电压未被保持)。
[0123]第二实施方式
[0124]图15图示出根据本发明的第二实施方式，移位寄存器主要部分的电路图；图16图示出根据本发明第二实施方式的移位寄存器驱动波形。
[0125]如图6所示，根据本发明第二实施方式的移位寄存器包括左和右移位寄存器140L和140R，左和右移位寄存器分别形成在左和右侧非显示区LNA和RNA中。
[0126]如图15所示，每个移位寄存器包括第N级电路单元Tl到T8，以及第N补偿电路单元Ct[N]。第N级电路单元Tl到T8，以及第N补偿电路单元Ct[N]布置在显示区的左侧和右侧，彼此相对，并且通过连接到第N扫描线GLl而成对。S卩，以如下方式形成嵌入式扫描驱动器:位于同一扫描线的第一和第二侧的电路是非对称的。
[0127]下面将描述第N级电路单元Tl到T8以及第N补偿电路单元Ct [N]的构造以及其间的连接关系。
[0128]第N级电路单元Tl到T8包括Q节点控制器、QB节点控制器以及输出控制器。
[0129]Q节点控制器包括晶体管Tl、晶体管T3、晶体管T3R、晶体管T3N和晶体管T3C。
[0130]晶体管Tl具有连接到第(N-4)级电路单元的进位输出端子Carry[N-4]的栅极、连接到高电平电源线VDD的第一电极和连接到Q节点Q的第二电极。晶体管Tl响应于第(N-4)级电路单元的进位输出端子Carry [N-4]的电压，而将Q节点Q充电到高电平电压。
[0131]晶体管T3具有连接到QB节点QB的栅极、连接到第一低电平电源线VSSl的第一电极和连接到Q节点Q的第二电极。晶体管T3响应于QB节点QB的电压而将Q节点Q放电到第一低电平电压。
[0132]晶体管T3R具有连接到复位线Reset的栅极、连接到第一低电平电源线VSSl的第一电极和连接到Q节点Q的第二电极。晶体管T3R响应于通过复位线Reset提供的复位信号而对Q节点Q复位。
[0133]晶体管T3N具有连接到第(N+6)级电路单元的进位输出端子Carry [N+6]的栅极、连接到第一低电平电源线VSSl的第一电极和连接到Q节点Q的第二电极。晶体管T3N响应于第(N+6)级电路单元的进位输出端子Carry [N+6]的电压，而将Q节点Q放电到第一低电平电压。
[0134]晶体管T3C具有连接到第(N-2)时钟信号线CLK [N_2]的栅极、连接到第(N_2)级电路单元的进位输出端子Carry [N-2]的第一电极和连接到Q节点Q的第二电极。晶体管T3C响应于第(N-2)级电路单元的进位输出端子Carry [N-2]的电压，而对Q节点Q进行充电和放电。
[0135]QB节点控制器包括晶体管T2、晶体管T2I和晶体管T3I。
[0136]晶体管T2具有连接到Q节点的栅极、连接到第一低电平电源线VSSl的第一电极和连接到QB节点QB的第二电极。晶体管T2响应于Q节点Q的电压而对QB节点QB放电。
[0137]晶体管T2I具有连接到第N时钟信号线CLK [N]的栅极和第一电极，以及连接到QB节点QB的第二电极。晶体管T2I响应于第N时钟信号线CLK[N]的第N时钟信号而对QB节点QB充电。
[0138]晶体管T3I具有连接到第(N+4)时钟信号线CLK [N+4]的栅极、连接到第一低电平电源线VSSl的第一电极和连接到QB节点QB的第二电极。晶体管T3I响应于第(N+4)时钟信号线CLK[N+4]的第(N+4)时钟信号而对QB节点QB放电。
[0139]输出控制器包括晶体管T5C、晶体管T6、晶体管T6C、晶体管T7、晶体管T7C和晶体管T7D。晶体管T6、T7和T7D作为用于输出扫描信号的输出端子。晶体管T5C、T6C和T7C则作为用于输出进位信号的进位输出端子。
[0140]晶体管T6具有连接到Q节点Q的栅极、连接到第N时钟信号线CLK[N]的第一电极以及连接到第N级电路单元的输出端子的第二电极。晶体管T6用于响应于Q节点Q的电压，将处于扫描高电压的扫描信号输出给第N级电路单元的输出端子。
[0141]晶体管T7具有连接到QB节点QB的栅极、连接到第二低电平电源线VSS2的第一电极以及连接到第N级电路单元的输出端子的第二电极。晶体管T7用于响应于QB节点QB的电压，将处于扫描低电压的扫描信号输出给第N级电路单元的输出端子。晶体管T7是下拉晶体管。
[0142]晶体管T7D具有连接到第N时钟信号线CLK [N]的栅极和第一电极，以及连接到第N级电路单元的输出端子的第二电极。晶体管T7D用于补偿晶体管T6。
[0143]晶体管T5C具有连接到第(N+6)级电路单元的进位输出端子Carry [N+6]的栅极、连接到第一低电平电源线VSSl的第一电极和连接到第N级电路单元的进位输出端子Carry [N] 0晶体管T5C用于响应于第(N+6)级电路单元的进位输出端子Carry [N+6]的电压，输出处于第一低电平电压的进位信号。
[0144]晶体管T6C具有连接到Q节点Q的栅极、连接到第N时钟信号线CLK [N]的第一电极和连接到第N级电路单元的进位输出端子Carry [N]的第二电极。晶体管T6C用于响应于Q节点Q的电压，输出第N时钟信号的进位信号。
[0145]晶体管T7C具有连接到QB节点QB的栅极、连接到第一低电平电源线VSSl的第一电极、以及连接到第N级电路单元的进位输出端子Carry [N]的第二电极。晶体管T7C用于响应于QB节点QB的电压，输出处于第一低电平电压的进位信号。
[0146]第N补偿电路单元Ct [N]包括晶体管T9和T10。晶体管T9被定义为第一补偿晶体管而晶体管TlO被定义为第二补偿晶体管。
[0147]晶体管T9具有连接到第(N+4)时钟信号线CLK[N+4]的栅极、连接到第二低电平电源线VSS2的第一电极和连接到第N扫描线GL[N]的端部(与第N级电路单元的输出端子相对)的第二电极。晶体管T9用于响应于第(N+4)时钟信号线CLK[N+4]的电压，而通过与第N级电路单元的输出端子相连接的第N扫描线GL[N]的端部提供第二低电平电压。
[0148]晶体管TlO具有