信号生成单元、移位寄存器、显示装置及信号生成方法
【技术领域】
[0001]本发明涉及显示技术领域，特别是一种信号生成单元、移位寄存器、显示装置及信号生成方法。
【背景技术】
[0002]在如图1所示的传统的由电流或电压驱动的发光器件像素结构中，在扫描阶段，栅极控制信号Gate会控制扫描晶体管A2导通，使得数据信号DATA能够输入到驱动晶体管Al的控制端并对电容结构C5进行充电，之后利用存储在电容结构C5中的电量来控制驱动晶体管Al的导通程度，实现对发光器件的电流的控制。
[0003]如图1所示，Em信号需要在整个发光阶段维持供电控制晶体管A3的导通，以保证发光器件的发光。一般而言，考虑到功耗因素，供电控制晶体管A3通常为一个P型管，也就是说，Em信号是一个常低的脉冲信号。
[0004]然而随着显示设备的对于灰度级的要求越来越高，目前纯粹依靠数据信号来控制显示设备的灰度级存在着如下的困难:
[0005]1、灰度级越高，则相邻灰度对应的数据信号的差值越小，而依靠现有的芯片实现如此小的电压区分需要付出极大的成本代价。
[0006]2、当相邻灰度对应的数据信号的差值非常小时，如果驱动晶体管的响应灵敏度不够，则无法实现显示上的亮度区分。因此，显示设备的灰度级越高，对驱动晶体管的灵敏度要求越高，而这对制作工艺以及材料等都提出了非常高的要求，也加大了成本。
[0007]因此，现有技术中通过发光器件的工作状态控制与发光器件的电流控制相结合的方式来实现较高的灰度级，对此说明如下。
[0008]请参考图1，传统的像素结构中，发光器件对外呈现的亮度取决于两个因素:发光状态与关闭状态的时间长度比以及发光状态下的亮度。而发光状态下的亮度可以由数据信号进行控制，而发光状态与关闭状态的时间长度比可以由电源信号来控制。如果在发光阶段插入一些高电平的脉冲，则在供电控制晶体管A3受到高电平信号控制而关闭时，电源信号VDD无法施加到驱动晶体管Al的第一极，导致发光器件无法发光处于关闭状态。也就是，理论上可以通过控制Em信号在发光阶段的占空比来控制发光器件的亮度。Em信号和Data信号的配合可以实现更高的灰度级。
[0009]现有技术中，常低信号的实现基本是通过对一个常高信号进行反相处理得到。而目前常高信号的脉宽是与时钟信号的脉冲宽度一致，无法实现Em信号的灵活占空比调制，也就无法实现灵活的亮度控制。
【发明内容】
[0010]本发明实施例的目的在于提供一种信号生成单元、移位寄存器、显示装置及信号生成方法，能够灵活改变输出信号的占空比。
[0011]为了实现上述目的，本发明实施例提供了一种信号生成单元，包括:
[0012]第一输出晶体管M1，设置于输出节点和接收高电平电源信号VGH的第一电源节点之间；
[0013]第二输出晶体管M2，设置于输出节点和接收低电平电源信号VGL的第二电源节点之间；
[0014]所述移位寄存器单元还包括:
[0015]第一节点电位控制模块，用于在输入的启动信号的控制下输出第一控制信号到所述第一输出晶体管的栅极；
[0016]第二节点电位控制模块，用于输出与第一控制信号反相的第二控制信号到所述第二输出晶体管的栅极；
[0017]第一电容结构Cl，与所述第一输出晶体管的栅极的连接，用于在所述第一节点电位控制模块输出能够控制所述第一输出晶体管导通的单脉冲宽度电平信号时进行充电，并在随后的一个脉冲宽度维持所述第一输出晶体管的栅极处于导通状态。
[0018]上述的信号生成单元，其中，所述第一输出晶体管Ml和所述第二输出晶体管M2为低电平导通的晶体管，所述能够控制所述第一输出晶体管导通的单脉冲宽度电平信号为单脉冲宽度的低电平信号。
[0019]上述的信号生成单元，其中，所述第一节点电位控制模块在一帧数据处理过程中输出的第一控制信号包括多个低电平信号时，相邻的低电平信号之间间隔一个单脉冲宽度。
[0020]上述的信号生成单元，其中，所述第一节点电位控制模块为第一电位控制晶体管M3，所述第一电位控制晶体管M3的栅极和接收第一时钟信号CKB的第一时钟节点连接，第一极接收包括所述单脉冲宽度的低电平信号的启动信号STV，第二极连接第一输出晶体管Ml的栅极，在第一电位控制晶体管M3的第一极接收到所述单脉冲宽度的低电平信号时，所述第一时钟信号CKB控制所述第一电位控制晶体管M3导通。
[0021]上述的信号生成单元，其中，所述第二节点电位控制模块具体包括:
[0022]截止控制单元，在所述第一输出晶体管Ml导通时，输出高电平信号到所述第二输出晶体管M2的栅极，关闭所述第二输出晶体管M2;
[0023]导通控制单元，在所述第一输出晶体管M2截止时，输出低电平信号到所述第二输出晶体管M2的栅极，导通所述第二输出晶体管M2。
[0024]上述的信号生成单元，其中，所述截止控制单元为:与所述第一输出晶体管Ml类型相同的第二电位控制晶体管M4，所述第二电位控制晶体管M4的栅极与所述第一电位控制晶体管M3的第二极连接，第一极与所述第一电源节点连接，所述第二电位控制晶体管M4的第二极与所述第二输出晶体管M2的栅极连接。
[0025]上述的信号生成单元，其中，所述导通控制单元具体包括:
[0026]第二电容结构C2，一端连接所述第二输出晶体管M2的栅极，另一端和接收第二时钟信号CK的第二时钟节点连接；
[0027]第三电位控制晶体管M5，所述第三电位控制晶体管M5的栅极和所述第一时钟节点连接，第二极与所述第二输出晶体管M2的栅极连接；
[0028]第四电位控制晶体管M6，所述第四电位控制晶体管M6的栅极和所述第二时钟节点连接，第一极与所述第二电源节点连接；
[0029]第五电位控制晶体管M7，第一极与所述第二时钟节点连接，第二极与所述第四电位控制晶体管M6的第二极连接；
[0030]第六电位控制晶体管M8，第六电位控制晶体管M8的栅极和所述第二时钟节点连接，第一极与提供所述启动信号的启动节点连接；
[0031 ]第七电位控制晶体管M9，所述第七电位控制晶体管M9的栅极和第四电位控制晶体管M6的第二极连接，第一极与所述第二电源节点连接，第二极和所述第三电位控制晶体管M5的第一极连接；
[0032]第八电位控制晶体管MlO，所述第八电位控制晶体管MlO的栅极和第六电位控制晶体管M8的第二极连接，第一极与所述第二时钟节点连接，第二极和所述第三电位控制晶体管M5的第一极连接；
[0033]第三电容结构C3，一端连接所述第七电位控制晶体管M9的栅极，另一端和所述第二电源节点连接；
[0034]第四电容结构C4，一端连接所述第八电位控制晶体管MlO的栅极，另一端和所述第一电源节点连接。
[0035]为了更好地实现上述目的，本发明实施例还提供了一种移位寄存器，由多个信号生成单元级联形成，相邻的信号生成单元中，在先的信号生成单元的第一输出晶体管的栅极与在后的信号生成单元的启动信号输入接口连接。
[0036]为了更好地实现上述目的，本发明实施例还提供了一种显示装置，包括位于显示区域的多个像素结构，每一个像素结构包括驱动晶体管、电源信号输入节点、发光器件和设置于电源信号输入节点和发光器件之间的供电控制晶体管，其特征在于，所述显示装置还包括上述的移位寄存器，所述移位寄存器中的每一个信号生成单元的输出节点与对应像素结构的驱动晶体管的栅极连接。
[0037]为了更好地实现上述目的，本发明实施例还提供了一种信号生成方法，包括:
[0038]在启动信号的控制下输出第一控制信号到设置于输出节点OUT和接收高电平电源信号VGH的第一电源节点之间的第一输出晶体管的栅极，并输出与第一控制信号反相的第二控制信号到设置于输出节点OUT和接收低电平电源信号VGL的第二电源节点之间的第二输出晶体管的栅极；
[0039]在第一控制信号为能够控制所述第一输出晶体管导通的单脉冲宽度电平信号时，对第一电容结构Cl进行充电，使得充电后的所述电容结构能够在随后的一个脉冲宽度维持所述第一输出晶体管的