用于投影曝光装置的标线以及使用它的曝光方法

专利名称：用于投影曝光装置的标线以及使用它的曝光方法
技术领域：
本发明涉及用于投影曝光装置的标线以及涉及曝光方法。更具体 来说，本发明涉及标线上的对准标记的布置以及涉及使用它的曝光方 法。
背景技术：
使用投影曝光装置是近年来制造半导体器件的主流。作为曝光的
母版(master)的标线衬底安装到投影曝光装置上，并且在缩小和投 影之后将标线衬底上形成的图案转印到晶圆上。 一般来说，芯片、对 准标记以及评估必要元件、如晶体管和二极管的过程控制模块(PCM) 布置在标线衬底上。
按照常规，芯片和PCM在标线衬底上不同区域中形成，以及对 准标记布置在芯片区域或PCM区域中。当对准标记布置在芯片区域 时，出现芯片尺寸变得更大而每个晶圆的芯片数量减少的问题。当对 准标记布置在PCM区域时，出现对准精度很低的问题，因为在晶圓 上仅形成一个或数个PCM。为了解决那些问题，提出一种方法，其 中对准标记布置在划线中(参见例如日本专利特许公开申请号JP 3-画2)。
但是，在对准标记如上所述布置于划线的方法中又带来无法避免 切割中产生的金属刨花的问题。为了解决此问题，提出一种方法，其 中提供了对准标记布置区域(参见例如日本专利申请公开JP 2005-283609)。
但是，在日本专利申请公开JP 2005-283609所公开的方法中，对 准标记仅在标线的一侧排列成一行，因此难以获得高精确对准。存在的问题在于，在包括平移分量、旋转分量和缩放分量(scaling component)的未对准分量之中，无法令人满意地校正除平移分量之 外的分量，导致对大对准容差的需要，这阻碍了半导体芯片的小型化 以及减少每个晶圆的芯片数量。

发明内容
鉴于上述问题而制作了本发明，并且本发明的一个目的是提供一 种能够增加每个晶圆的芯片数量的标线以及使用它的曝光方法。
为了解决上述问题，本发明提供一种用于投影曝光装置的标线， 在同一个标线衬底上包括矩形芯片区域，各由沿第一方向的边以及 沿正交于第 一方向的第二方向的边围绕；矩形第 一对准标记布置区 域，由沿第一方向的边和沿第二方向的边围绕；矩形第二对准标记布 置区域，由沿第一方向的边和沿第二方向的边围绕；第一划线区域， 在矩形芯片区域周围提供；以及第二划线区域，其提供方式使得分别 与矩形第 一对准标记布置区域的沿第二方向的边相邻以及与矩形第 二对准标记布置区域的沿第二方向的边相邻，其中矩形第一对准标 记布置区域经由划线区域与包括多个矩形芯片区域的多芯片区域的 沿第二方向的一个端部相邻；矩形第二对准标记布置区域经由划线区 域与其沿第二方向的另 一个端部相邻；矩形第 一对准标记布置区域和 矩形第二对准标记布置区域各包括布置在其中的至少一个对准标记； 以及矩形第 一对准标记布置区域的第二方向上的长度与矩形第二对 准标记布置区域的第二方向上的长度之和等于或小于每个矩形芯片 区域的第二方向上的长度。
本发明还提供投影曝光装置的标线，在同一个标线衬底上包括 矩形芯片区域，各由沿第一方向的边以及沿正交于第一方向的第二方 向的边围绕；矩形第一对准标记布置区域，由沿第一方向的边和沿第 二方向的边围绕；矩形第二对准标记布置区域，由沿第一方向的边和 沿第二方向的边围绕；以及在矩形芯片区域、矩形第一对准标记布置区域和矩形第二对准标记布置区域周围提供的划线区域，其中矩形 第 一对准标记布置区域经由划线区域与包括多个矩形芯片区域的多 芯片区域的第二方向上的一个端部相邻；矩形第二对准标记布置区域 经由划线区域与多芯片区域的第二方向上的另 一个端部相邻；矩形第 一对准标记布置区域和矩形第二对准标记布置区域各包括布置在其 中的至少一个对准标记；以及矩形第一对准标记布置区域的第二方向 上的长度、矩形第二对准标记布置区域的第二方向上的长度与划线区 域的第二方向上的长度(宽度)之和等于或小于每个矩形芯片区域的 沿矩形第二方向的每个边长度。
此外，当投影曝光装置的上述标线用于执行对光线的曝光时，根 据本发明的曝光方法在晶圆上同时形成芯片区域、第一对准标记布置 区域和第二对准标记布置区域的图案。
根据本发明，通过在投影曝光装置的标线中的多芯片区域的两侧 布置芯片区域的一半尺寸或者更小尺寸的对准标记布置区域，使高精 确的对准成为可能，从而允许半导体芯片的小型化。此外，划线没有 在其中布置对准标记和过程控制模块(PCM),因此可使划线区域的宽 度很小。相应地，在小芯片或长芯片的布置中可增加每个晶圆的芯片 数量。


附图包括
图1是根据本发明的第一实施例的投影曝光装置的标线的平面
图2示出使用标线对其形成图案的晶圆；
图3是根据本发明的第二实施例的投影曝光装置的标线的平面
图4是根据本发明的第三实施例的投影曝光装置的标线的平面
图；图5是根据本发明的对准标记布置区域的详细视图；以及 图6示出使用标线对其形成图案的晶圓。
具体实施例方式
下面参照附图来描述本发明的优选实施例。
图1是根据本发明的第一实施例的投影曝光装置的标线的平面 图。标线衬底100由透明低膨胀材料、如合成石英来形成，以及通过 使用光屏蔽膜(例如氧化铬的光屏蔽膜)在它的 一个表面上形成图案。 其上加了氧化铬膜的标线衬底100的表面通常采用在使用时进行保 护的表膜(pellicle film)覆盖，图1中省略了保护膜。
在投影曝光方法中，标线上的图案尺寸通常与转印到晶圓上的图 案尺寸不同。往往使用1/5缩小的缩放率。该缩放率意味着，例如， 如果标线上的图案尺寸为100 //附，则转印到晶圆上的图案尺寸缩小 到20 //w。在以下描述中，所有尺寸是转印到晶圆上的图案尺寸。
在第一方向(Y方向)上均比较长的N个芯片区域1在标线衬底 100的一个表面上沿第二方向(X方向)形成，从而形成多芯片区域2。 芯片区域1是由第一方向(Y方向)上的两边以及第二方向(X方向)上 的两边围绕的矩形，以及划线区域3布置在它们周围。划线区域3的 宽度一^L为1至110 //m，优选地为1至40 //m。在图1所示的实 施例中，划线区域3的宽度设为20 /^w，以及划线区域3没有在其 中布置对准标记和测试元件组图案(以下称作TEG图案)。通过在硅村 底上层叠例如氧化硅膜或氮化硅膜等较硬薄膜或者例如金属膜等弹 性材料来形成对准标记和TEG图案。当使用切割锯通过沿其中形成 了对准标记的划线区域切割而使芯片相互分离时，出现例如形成对准 标记的层叠膜剥落、芯片中出现裂紋和切割器刀片的使用寿命缩短等 问题。但是，根据本发明，对准标记没有布置在划线中，因此可解决 那些问题。
此外，划线区域没有在其中布置对准标记，因此可使划线区域更窄，而不受对准标记限制。目前，在大多数情况下，将晶圆分为芯片 (在切割中)时使用切割锯。考虑到切割边缘以及芯片中可能的裂紋， 划线区域的宽度需要至少为大约50 //W。但是，如果使用采用隐形
切割(stealth dicing)所代表的激光器的方法，则可使划线的宽度极 小，甚至使小于50 //m的宽度成为可能。相应地，可使划线的宽度 相对芯片的宽度的比率比常规情况更小，改进芯片的布局效率，并且 增加每个晶圓的芯片数量。
芯片区域1和相邻芯片区域1隔着划线区域3布置，并且相邻芯 片区域1以及与相邻芯片区域1相邻的芯片区域1隔着划线区域3布 置。这样，标线衬底IOO使最大可能数量的芯片区域1布置在其上。 在投影曝光方法中，将一个晶圆多次暴露于光。当标线村底100上形 成图案的区域增大时，晶圆暴露于光的次数变得更少，因此生产效率 相应增加，由此设法布置最大可能数量的芯片区域1。
第一对准标记布置区域8布置在多芯片区域2的一个端部(左端 部)，多芯片区域2通过沿第二方向(X方向)布置N个芯片区域1、划 线区域3夹在第 一对准标记布置区域8与多芯片区域2之间来形成。 第 一对准标记布置区域8是由沿第 一方向(Y方向)的两边以及沿第二 方向(X方向)的两边围绕的矩形。第一对准标记布置区域8的沿第一 方向的边的长度与芯片区域l的沿第一方向的边的长度相同，而沿第 二方向的边的长度是芯片区域1的沿第二方向的边的长度的一半。此 外，第二对准标记布置区域9布置在多芯片区域2的另一个端部(右 端部)，其中划线区域3夹在中间。第二对准标记布置区域9是由沿 第一方向(Y方向)的两边以及沿第二方向(X方向)的两边围绕的矩形。 第二对准标记布置区域9的沿第一方向的边的长度与芯片区域l的沿 第一方向的边的长度相同，而沿第二方向的边的长度是芯片区域l的 沿第二方向的边的长度的一半。换言之，第一对准标记布置区域8的
沿第一和第二方向上的长度与第二对准标记布置区域9相同。
顶端划线区域6布置在多芯片区域2、第 一对准标记布置区域8和第二对准标记布置区域9的顶部，而底端划线区域7布置在多芯片
区域2、第一对准标记布置区域8和第二对准标记布置区域9的底部。 TEG图案区域11布置在第二对准标记布置区域9的右侧。TEG图案 区域11由划线区域3围绕，并且夹在第一刀片区域13与第二刀片区 域14之间。TEG图案区域11第二方向(X方向)上的长度优选地等于 芯片区域1第二方向(X方向)上的长度。虽然图l中未示出，但是， 包括晶体管、二极管、电阻器等的TEG图案布置在TEG图案区域11 中。要注意，氧化铬膜在第一刀片区域13和第二刀片区域14上形成， 使得用于曝光的光没有通过其中。
接下来参照图2来描述使用上述标线衬底100对晶圆形成图案的 方法。在投影曝光方法中，标线上的图案被缩小和转印，因此，标线 上的100 mm x 100 mm的图案区域缩小为晶圆上的20 mm x 20 mm的 图案区域。因此，在曝光完成之前将晶圆多次暴露于光。在一次曝光 中形成图案的区域称作照区(shot)。对于6英寸晶圓，对大约60 个照区进行曝光。图2中，晶圓21上示出照区A(16)、照区B(17)和 照区C(18)。
在照区A(16)中布置多芯片区域2、第一对准标记布置区域8、第 二对准标记布置区域9和划线区域3，而在彼此相邻的照区A之间没 有划线区域3。换言之，形成照区中的第一对准标记布置区域8,以 便使它与相邻照区中的第二对准标记布置区域9直接接触。为了获得 如上所述的这种布置，按照以下步骤来执行对光线的曝光。
首先，图1所示的标线设在投影曝光装置的标线底座上。然后， 读取预定步进程序，从装载器传递的晶圓设在晶圆夹具上。步进程序 启动，以及使用标线上的对准标记和晶圓上的对准标记来执行对准 (配准)。在这里，标线一侧的对准标记和晶圓一侧的对准标记布置在 照区两侧，因此可校正照区的未对准分量、例如平移分量、旋转分量 和缩放分量等，并且使高精确对准成为可能。如果仅提供第一对准标 记布置区域而没有提供第二对准标记布置区域，则仅可校正照区的平移分量，因此无法适应需要高精确对准的情况。
根据日本专利申请公开JP 2005-283609中公开的发明，只有一条 垂直线中的对准标记布置在标线中。在这种情况下，无法校正旋转分 量和缩放分量，因此无法改进对准的精度，从而要求大的对准容差。 相应地，半导体芯片无法小型化，并且每个晶圆的芯片数量减少。
当对准完成时，只有待形成图案的标线上的区域才由分别在顶部
和底部以及在左和右侧的四个刀片围绕，并且用光线照射，爿Mv而仅将
没有用刀片覆盖的一部分的图案转印到晶圆上。当曝光完成时，将晶 圓移动到下一个照区位置，以及重复进行对准和曝光，当整个晶圓的 曝光完成时，将晶圆卸下并移动到下一个步骤。
针对釆用逐个管芯的系统的情况给出以上所述的描述，但是，也 存在另一种系统，其中，在执行晶圆表面之内采用多个照区进行对准 之后，重复进行晶圆的曝光和移动。在图2所示的布局的情况下，首 先使四个刀片围绕标线上的区域，使得左刀片处于第一对准标记布置 区域8的左侧，右刀片处于第二对准标记区域9的右侧(在第一刀片 区域13中)，顶刀片处于顶端划线区域6的顶部，以及底刀片处于底 端划线区域7的底部，并且用光来照射该区域。当晶圓在相互并排相 邻的照区之间移动以便暴露于光时，移动晶圆，以便使第一对准标记 布置区域8的左端和第二对准标记布置区域9的右端相互接触。此外， 在相互垂直相邻的照区之间移动晶圓以便暴露于光线时，移动晶圓， 使得顶端划线区域6和底端划线区域7相互重叠，因此宽度为20 // m的划线区域在相互垂直相邻的照区之间形成。
在图2所示的照区B(17)中，仅形成TEG图案区域的图案。标线 上的区域被围绕，使得左刀片处于第一刀片区域13中，右刀片处于 第二刀片区域14中，顶刀片处于顶端划线区域6的顶部，并且底刀 片处于底端划线区域7的底部，以及用光照射该区域。在这里，与相 邻照区共用划线区域。照区C(l8)称作没有在其中形成芯片和TEG的 假照区。要注意，形成照区的顺序可考虑处理时间周期等来确定。如上所述，通过使用图1所示的标线衬底100来进行曝光，使高 精确对准成为可能，这可使半导体芯片小型化。此外，划线没有在其
中布置对准标记和过程控制模块(PCM),因此可使划线区域的宽度很 小。相应地，当布置小芯片或长芯片时，可增加每个晶圆的芯片数量。
在以上所述的描述中，描述了其中对准标记区域第二方向上的长 度正好是芯片区域第二方向上的长度的一半的实施例，但是，本发明 并不局限于此，对准标记布置区域第二方向上的长度可小于芯片区域 第二方向上的长度的一半。当采用如上所述的这种配置时，分离芯片 的间距不是均匀的，但是，晶圆上的对准标记布置区域所占用的面积 变得更小，并且相应地增加每个晶圓的芯片数量。
图3是根据本发明的第二实施例的投影曝光装置的标线的平面图。
图3所示标线与图1所示标线的不同之处在于，左端划线区域4 布置在第一对准标记布置区域8的左侧，而右端划线区域5布置在第 二对准标记布置区域9的右侧，使得沿第二方向的第一对准标记布置 区域8的长度、沿第二方向的第二对准标记布置区域9的长度和沿第 二方向的划线区域的长度(划线的宽度)之和与沿第二方向的芯片区 域1的长度相同。要注意，沿第二方向的第一对准标记布置区域8的 长度可以与沿第二方向的第二对准标记布置区域9的长度不同，但优 选为相同，因为它们两者在其中布置了相似的对准标记10。更具体 来说，当芯片区域第二方向上的长度为200 nm时，例如，如果沿 第二方向的划线区域的长度为20 jum,则沿第二方向的第一对准标 记布置区域的长度以及沿第二方向的第二对准标记布置区域的长度 均为90 iam。
在第二实施例中，描述了其中沿第二方向的两个对准标记区域的 长度和沿第二方向的划线区域的长度之和与沿第二方向的芯片区域 的长度相同的情况，但是，本发明并不局限于此，三个长度之和可小 于沿第二方向的芯片区域的长度。当釆用如上所述的这种配置时，晶圓上的对准标记布置区域所占用的面积变得更小，并且相应地增加每 个晶圆的芯片数量。
使用图3所示的标线衬底对晶圆形成图案的方法与使用图1所示 的标线衬底对晶圆形成图案的方法相似，但在彼此相邻布置照区
A(16)的方法中存在某种程度的差别。虽然在图1所示的标线衬底中 将照区中的第一对准标记布置区域8布置成使之与相邻照区中的第 二对准标记布置区域9直接接触，但是，在图3所示的标线衬底中进 行曝光，使得照区中的第 一对准标记布置区域8和相邻照区中的第二 对准标记布置区域9共用 一个划线区域，并且使得左端划线区域4和 右端划线区域5彼此重叠。这使得能够沿划线区域分离第 一对准标记 布置区域8和第二对准标记布置区域9，这在以后的分析等方面是便 利的。
当使用图3所示的标线时，可实现如图2所示的布局，但是也可 实现如图6所示的布局。
图6中，在晶圆21上示出照区A(16)、照区C(18)、照区D(19) 和照区E(20)。在照区A(16)中布置多芯片区域2、第一对准标记布置 区域8、第二对准标记布置区域9和划线区域3。在照区D(19)中，除 了多芯片区域2、第一对准标记布置区域8、第二对准标记布置区域 9和划线区域3之外，还布置了 TEG图案区域11。图6的对角线阴 影部分表示照区D(19)中包含的TEG图案区域。照区E(20)右侧的一 端与照区E(20)上方和下方的照区A(16)右侧的端部对齐。这样，即使 存在TEG图案区域，也可实现没有照区所形成的格子的位移的简单 布局。
图4是根据本发明的第三实施例的投影曝光装置的标线的平面图。
图4所示标线与图1所示标线的不同之处在于，两个芯片区域沿 第一方向布置。将第一对准标记布置区域8垂直地一分为二，将第二 对准标记布置区域9垂直地一分为二，以及类似地将TEG图案区域11垂直地一分为二。划线区域3也在垂直地一分为二的区域之间形 成。这消除了作为在将芯片相互分离所沿的部分中将芯片相互分离的 障碍的氧化硅膜、氮化硅膜、金属膜等，因此使得顺利的芯片分离成 为可能。更具体来说，可防止将芯片相互分离时的芯片的裂紋和薄膜 的剥落，可增加每个晶圆的芯片数量，并且还可执行高精确对准。图
4中描述了芯片以2xN布置的情况，但是，即使在沿第一方向的其 边的长度更小并且在标线衬底上以MxN的格子布置的小芯片的情 况下，与图4所示情况相似，可按照芯片区域的划分来划分对准标记 布置区域和TEG图案区域。
图5是对准标记布置区域8和9的详细^L图。除了用于4企测X 方向和Y方向上的未对准的对准标记IO之外，用于重叠测量的图案 15、如微调装置(vernier)也可包含在对准标记布置区域中，以及如 果有足够空间，其它标记等也可布置在其中。
权利要求
1. 一种用于投影曝光装置的标线，包括标线衬底；矩形芯片区域，设置在所述标线衬底的表面上、并且各由沿第一方向的边以及沿正交于所述第一方向的第二方向的边围绕；矩形第一对准标记布置区域，设置在所述表面上并且由沿所述第一方向的边和沿所述第二方向的边围绕；矩形第二对准标记布置区域，设置在所述表面上并且由沿所述第一方向的边和沿所述第二方向的边围绕；在所述矩形芯片区域周围提供的划线区域；以及经提供使得其分别与所述矩形第一对准标记布置区域的沿所述第二方向的边以及所述矩形第二对准标记布置区域的沿所述第二方向的边相邻的划线区域，其中所述矩形第一对准标记布置区域经由所述划线区域与包括多个矩形芯片区域的多芯片区域的所述第二方向上的一个端部相邻；所述矩形第二对准标记布置区域经由所述划线区域与所述多芯片区域的所述第二方向上的另一个端部相邻；所述矩形第一对准标记布置区域和所述矩形第二对准标记布置区域各包括布置在其中的至少一个对准标记；以及所述矩形第一对准标记布置区域的沿所述第二方向的每个边的长度与所述矩形第二对准标记布置区域的沿所述第二方向的每个边的长度之和等于或小于每个所述矩形芯片区域的沿所述第二方向的每个边的长度。
2. 如权利要求1所述的用于投影曝光装置的标线，其中，所述 多芯片区域包括以;f各子布置的多行和多列的所述芯片区域。
3. 如权利要求1所述的用于投影曝光装置的标线，其中，所述 划线区域没有布置在其中的对准标记和测试元件组图案。
4. 如权利要求1所述的用于投影曝光装置的标线，其中，除了 所述对准标记之外，所述矩形第 一对准标记布置区域和所述矩形第二 对准标记布置区域分别还包括在其中形成的用于重叠测量的图案。
5. 如权利要求1所述的用于投影曝光装置的标线，其中，所述 划线区域的宽度范围为1至40 ///w。
6. 如权利要求1所述的用于投影曝光装置的标线，在同一个标 线衬底上还包括测试元件组图案区域，所述测试元件组图案区域的所 述第二方向上的长度等于每个所述矩形芯片区域的沿所述第二方向的每个边的长度。
7. —种用于投影曝光装置的标线，包括 才示线才于i;矩形芯片区域，设置在所述标线衬底的表面上，并且各由沿第一 方向的边以及沿正交于所述第一方向的第二方向的边围绕；矩形第一对准标记布置区域，设置在所述表面上并且由沿所述第 一方向的边和沿所述第二方向的边围绕；矩形第二对准标记布置区域，设置在所述表面上并且由沿所述第 一方向的边和沿所述第二方向的边围绕；以及划线区域，在所述矩形芯片区域、所述第一对准标记布置区域和 所述矩形第二对准标记布置区域周围提供，其中所述矩形第 一对准标记布置区域经由所述划线区域与包括多个 矩形芯片区域的多芯片区域的所述第二方向上的一个端部相邻；所述矩形第二对准标记布置区域经由所述划线区域与所述多芯 片区域的所述第二方向上的另一个端部相邻；所述矩形第一对准标记布置区域和所述矩形第二对准标记布置 区域各包括布置在其中的至少一个对准标记；以及所述矩形第 一对准标记布置区域的沿所述第二方向的每个边的 长度、所述矩形第二对准标记布置区域的沿所述第二方向的每个边的 长度与所述划线区域的所述第二方向上的长度之和等于或小于每个所述矩形芯片区域的沿所述矩形的第二方向的每个边的长度。
8. 如权利要求7所述的用于投影曝光装置的标线，其中，所述 多芯片区域包括以格子布置的多行和多列的所述芯片区域。
9. 如权利要求7所述的用于投影曝光装置的标线，其中，所述 划线区域没有布置在其中的对准标记和测试元件组图案。
10. 如权利要求7所述的用于投影曝光装置的标线，其中，除了 所述对准标记之外，所述矩形第 一对准标记布置区域和所述矩形第二 对准标记布置区域还各包括在其中形成的用于重叠测量的图案。
11. 如权利要求7所述的用于投影曝光装置的标线，其中，所述 划线区域的宽度范围为1至40 //m。
12. 如权利要求7所述的用于投影曝光装置的标线，在同一个标 线衬底上还包括测试元件组图案区域，所述测试元件组图案区域的沿 所述第二方向的长度等于每个所述矩形芯片区域的沿所述第二方向 的每个边的长度。
13. —种用于投影曝光装置的标线，包括 标线衬底；多芯片区域，通过在所述标线村底上重复布置具有沿第一方向的 边和沿第二方向的边的矩形芯片区域以及分别布置在所述矩形芯片 区域的四边周围的划线区域而形成；矩形第一对准标记布置区域，它经由所述划线区域其中之一布置 在所述多芯片区域的一个端部之外，并且具有沿所述第一方向的边和 沿所述第二方向的边；以及矩形第二对准标记布置区域，它经由所述划线区域中的另 一个划 线区域布置在所述多芯片区域的另一个端部之外，并且具有沿所述第 一方向的边和沿所述第二方向的边，其中所述矩形第 一对准标记布置区域和所述矩形第二对准标记布置 区域各包括布置在其中的至少一个对准标记；以及所述矩形第一对准标记布置区域的沿所述第二方向的每个边的长度与所述矩形第二对准标记布置区域的沿所述第二方向的每个边 的长度之和等于或小于所述矩形芯片区域的沿所述第二方向的每个 边的长度。
14. 一种用于投影曝光装置的标线，包括 标线S于底；多芯片区域，通过在所述标线衬底上重复布置具有沿第一方向的 边和沿第二方向的边的矩形芯片区域以及分别布置在所述矩形芯片 区域的四边周围的划线区域而形成；矩形第一对准标记布置区域，它经由所述划线区域其中之一布置 在所述多芯片区域的一个端部之外，并且具有沿所述第一方向的边和 沿所述第二方向的边；第二划线区域，布置在所述矩形第 一对准标记布置区域之外；矩形第二对准标记布置区域，它经由所述划线区域中另 一个划线 区域布置在所述多芯片区域的另一个端部之外，并且具有沿所述第一 方向的边和沿所述第二方向的边；以及第三划线区域，布置在所述矩形第二对准标记布置区域之外，它 在所述第二方向上的长度等于所述第二划线区域在所述第二方向上 的长度，其中所述矩形第一对准标记布置区域和所述矩形第二对准标记布置 区域各包括布置在其中的至少一个对准标记；以及所述矩形第 一对准标记布置区域的沿所述第二方向的每个边的 长度、所述矩形第二对准标记布置区域的沿所述第二方向的每个边的 长度与所述第二划线区域和所述第三划线区域其中之一 的沿所述第 二方向的长度之和等于或小于所述矩形芯片区域的沿所述第二方向 的每个边的长度。
15. —种使用如权利要求1所述的用于投影曝光装置的标线的曝 光方法，所述方法包4舌在晶圓上同时形成所述矩形芯片区域、所述第一对准标记布置区域和所述矩形第二对准标记布置区域的图案。
16. —种使用如权利要求2所述的用于投影曝光装置的标线的曝 光方法，所述方法包括在晶圆上同时形成所述矩形芯片区域、所述第一对准标记布置区 域和所述矩形第二对准标记布置区域的图案。
全文摘要
本发明的名称为用于投影曝光装置的标线以及使用它的曝光方法，为了提供能够增加每个晶圆的芯片数量并且实现高精确对准的标线以及使用标线的曝光方法，第一对准标记布置区域(8)和第二对准标记布置区域(9)在多芯片区域(2)的两侧提供，以便使第一对准标记布置区域的尺寸与第二对准标记布置区域的尺寸之和与芯片区域(1)的尺寸相同。
文档编号G03F1/68GK101533229SQ20091012881
公开日2009年9月16日 申请日期2009年3月10日 优先权日2008年3月10日
发明者冈野大辅 申请人:精工电子有限公司