专利名称：像素结构、显示装置及电子设备的制作方法
技术领域：
本发明是关于一种液晶显示装置，特别是，关于一种使用六原色显示图像的液晶显示装置。
背景技术：
液晶显示装置(LCD)为目前常用的平面显示器之一，其可应用在各种不同的领域中。举例来说，从各种小尺寸的电子装置(例如手机或数字相机)到各种大尺寸的电子装置(例如电视或计算机屏幕)都可使用液晶显示装置。一般来说，液晶显示装置使用红、绿、 蓝三种主要颜色来显示图像。为了提供更自然且真实的图像，目前已发展出具有六原色的显不装置(six-primary-color display device)。图1为一电路方块图，其显示已知六原色的显示装置的像素结构100。像素结构 100包含红色子像素130、绿色子像素140、蓝色子像素150、黄色子像素160、青色(cyan)子像素170、以及洋红色(magenta)子像素180，其中每一子像素包含一薄膜晶体管及一 LC电容。如图1所示，这六个子像素130-180需要两条栅极线110及112以及三条数据线120、 122、及IM来驱动。相较于使用三原色(红、绿、蓝)的显示装置，六原色的显示装置可提供较细致的颜色层次以及较佳的色彩再现，但却需要增加栅极线的数量，而这将影响到像素结构100的开口率并进而降低显示装置的显示质量。因此，有必要提供一种可由较少数量的数据线或门极线进行驱动的六原色显示装置。
发明内容
鉴于先前技术所存在的问题，本发明的实施例提供了一种具有六个不同颜色子像素的显示装置，其采用像素内存储器(memory-in-pixel，MIP)模式，可在不需增加额外的栅极线或数据线的情况下实现。根据某些实施例的一方面，提供了一种像素结构。实施例的像素结构包含三个主要子像素、一逻辑电路、以及三个次要子像素。三个主要子像素分别具有第一颜色、第二颜色、及第三颜色，而三个次要子像素分别具有第四颜色、第五颜色、及第六颜色。逻辑电路包含三个输入端及三个输出端，且三个输出端的每一个的电压对应三个输入端的电压的一逻辑组合。三个主要子像素分别耦合至三个输入端，而三个次要子像素分别耦合至三个输出端。根据某些实施例的另一方面，提供了一种显示装置。实施例的显示装置包含一液晶面板、一栅极驱动电路、及一数据驱动电路。液晶面板包含以行及列方式排列的多个前述的像素结构、由栅极驱动电路所驱动的多个栅极线、及由数据驱动电路所驱动的多个数据线，其中每一像素结构耦合至一栅极线及三个数据线。本发明的其它方面，部分将在后续说明中陈述，而部分可由说明中轻易得知，或可由本发明的实施例而得知。本发明的各方面将可利用所附的申请专利范围中所特别指出的元件及组合而理解并达成。需了解，前述的发明内容及下列详细说明均仅作举例之用，并非用以限制本发明。
图式是与本说明书结合并构成其一部分，用以说明本发明的实施例，且连同说明书用以解释本发明的原理。在此所述的实施例是本发明的较佳实施例，然而，必须了解本发明并不限于所示的配置及元件，其中
图1显示已知六色显示装置的像素结构的电路方块图； 图2为根据本发明一实施例所绘示的电子设备的方块图； 图3为根据本发明一实施例所绘示的一逻辑电路的电路方块图；以及图4为根据本发明一实施例所绘示的一像素结构的电路图。 [主要元件标号说明]
100像素结构
120、122、124 数据线
绿色子像素黄色子像素洋红色子像素显示装置栅极驱动电路像素结构
主要子像素次要子像素逻辑电路逻辑电路 AND逻辑门第一输入第二输入输出红色子像素
140 160 180 210 222 230
240,242,244 250,252,254 260 300
310,320,330 312、322、332 314、324、334 316,326,336 340
344蓝色子像素
352洋红色子像素
400像素结构
420、422、424 430,440,450
432、442、452、462、472、482 434、444、454、464、474、484 Di、D2 > · · ·、Dn G” G2、· · · λ Gm
11 > 19、I Q
110,112栅极线 130 红色子像素 150 蓝色子像素 170 青色子像素 200 电子设备 220 液晶面板 224 数据驱动电路
342绿色子像素 350黄色子像素 354青色子像素 410栅极线数据线晶体管像素电极 LC电容数据线栅极线输入端
IB1、IB2、IG1、IG2、IR1、IR2 反相器MBU MGU MRlSRAM 开关元件MC1、MC2、MM1、MM2、MY1、MY2 匪OSMC3、MC4、MM3、MM4、MY3、MY4 PMOSN1, N2, N3输出节点O1AO3输出端
具体实施例方式本发明揭露一种六原色显示装置(six-primary-color display device)，其利用像素内存储器(memory-in-pixel，MIP)模式，在不需额外增加线路的情况下即可实现。为了使本发明的叙述更加详尽与完备，可参照下列描述并配合图2至图4的图式。然以下实施例中所述的设备、装置、元件及方法步骤，仅用以说明本发明，并非用以限制本发明的范围。图2为根据本发明一实施例所绘示的一电子设备200的方块图，其包含一显示装置210用以显示图像。在此实施例中，电子设备200可例如为手机、数字相机、个人数字助理(PDA)、笔记本型计算机、桌上型计算机、电视、全球定位系统(GPQ、车用显示器、航空用显示器、数字相框、可携式视频播放装置等等，但并不以此为限。显示装置210包含液晶面板220、栅极驱动电路222、及数据驱动电路224。液晶面板220包含以行及列方式排列的多个像素结构。栅极驱动电路222用以输入控制信号至多个栅极线G1, (；2，. . .，Gffl,以驱动液晶面板220上的多个像素结构，而数据驱动电路2M用以提供数据信号至多个数据线D1, D2, ... , Dn。一般来说，液晶面板220的每一个像素结构耦合至一条栅极线及三条数据线。如图2所示，液晶面板220的一像素结构230包含三个主要子像素M0J42J44、 三个次要子像素250、252、254、以及一逻辑电路洸0。一般而言，这六个子像素M0J42、 对4、250、252、及邪4的颜色是彼此不同。在此实施例中，主要子像素M0、M2、244分别为红色、绿色、及蓝色子像素，而次要子像素250、252、2M分别为黄色、洋红色、及青色子像素， 然需注意本发明并不以此为限。举例来说，在另一实施例中，主要子像素M0、M2、244的颜色可分别为黄色、洋红色、及青色，而次要子像素250、252、254的颜色可分别为红色、绿色、 及蓝色。在图2所示的实施例中，三个主要子像素MO J42J44皆连接至栅极线G1，且分别连接至三条数据线D1、D2、及D 3。特别地，子像素240是由栅极线G 1及数据线Dl所控制、子像素242是由栅极线Gl及数据线D2所控制、而子像素244是由栅极线Gl及数据线 D3所控制。逻辑电路260包含三个输入端11、12、13以及三个输出端01、02、03。输入端I1U^ I3分别耦合至三个主要子像素M0J42J44的像素电极(未标示于图幻。三个输出端Oi、 02、03的每一个的电压是对应至施加于三个输入端IpI2、I3的电压的一逻辑组合。特别地， 逻辑电路260被配置使得输出端OpOyO3的至少一个的电压电平是由输入端I1U2U3的至少两个之间的与(AND)逻辑的一输出值所决定。输出端OpOpO3分别耦合至三个次要子像素250、252、254的像素电极(未标示于图2)，用以分别驱动次要子像素250、252、254。因此，通过控制主要子像素M0、M2、244所输出的电压，可设定次要子像素250、252、2M的状态(开或关)，而不需增加额外的栅极线或数据线。图3为根据本发明一实施例所绘示的图2所示的逻辑电路的一范例电路方块图。 参考图3，逻辑电路300是由一第一 AND逻辑门310、一第二 AND逻辑门320、以及一第三AND 逻辑门330所组成，且具有三个输入端Ii、I2、I3及三个输出端(^、02、O3，其中输入端L、I2、 I3分别耦合至红色(R)、绿色(G)、及蓝色(B)子像素340、342、344，而输出端OpC^O3分别耦合至黄色(Y)、洋红色(M)、及青色(C)子像素350、352、354。在此实施例中，三个AND逻辑门310、320、及330皆为具有两输入端(2-input)的 AND逻辑门。如图3所示，第一 AND逻辑门310的第一输入端312、第二输入端314、及输出端316分别耦合至红色、绿色、及黄色子像素；340、；342、及350。类似地，第二 AND逻辑门320 的第一输入端322、第二输入端324、及输出端3 分别耦合至红色、蓝色、及洋红色子像素 ；340、；344、及；352 ；第三AND逻辑门330的第一输入端332、第二输入端334、及输出端336分别耦合至绿色、蓝色、及青色子像素；342、；344、及354。如本领域技术人员所知，黄色、洋红色、或青色可通过以相同强度将红色、绿色、及蓝色的其中两个相加而形成。更特定地说，黄色是由红色及绿色组成、洋红色是由红色及蓝色组成、而青色是由绿色及蓝色组成。因此，参考图3中的逻辑电路300，当红色及绿色子像素340及342皆驱动至开启状态时，黄色子像素350可被开启。洋红色及青色子像素352 及邪4与其对应的主要子像素之间也有类似的关系。因此，通过与逻辑电路300之间的连接，次要子像素350、352、及3M不需要由额外的栅极线或数据线来驱动。图4为根据本发明一实施例所绘示的一像素结构400的电路图。像素结构400包含三个主要子像素、三个次要子像素、及一逻辑电路，以下将更详细地描述像素结构400。在此实施例中，三个主要子像素的颜色为红色、绿色、及蓝色，且其每一个都包含一嵌入式存储器。对应主要子像素的颜色，三个次要子像素的颜色分别为黄色、洋红色、及青色。参考图4，红色子像素包含晶体管430 (在此实施例为N型晶体管)、SRAM单元、像素电极432、及LC电容434，其中SRAM单元由一 SRAM开关元件MRl及两个反相器IRl及 IR2所组成。晶体管430的栅极连接至栅极线410，其开/关状态可由栅极线410控制。此外，晶体管430的漏极连接至数据线420，而晶体管430的源极连接至反相器IRl的输入端。 反相器IRl的输出端连接至反相器IR2的输入端，而反相器IR2的输出端连接至像素电极 432。SRAM开关元件MRl在此实施例是实施为P型晶体管，用以选择性地导通像素电极432 及反相器IRl的输入端。SRAM开关元件MRl的栅极连接至栅极线410，其开/关状态可由栅极线410控制。因此，在此实施例中，晶体管430及SRAM开关元件MRl的开/关状态是彼此相反，也就是说，当晶体管430开启时，SRAM开关元件MRl为关闭，反之亦然。在写入模式时，晶体管430为开启，而SRAM开关元件MRl为关闭，使得经由数据线 420传送的数据信号可经由晶体管430写入至反相器IRl及顶2。接着，关闭晶体管430且开启SRAM开关元件MRl，此时，反相器IRl及IR2以及SRAM开关元件MRl将形成一封闭循环，而可维持所写入的数据信号的值。换言之，直到红色子像素下一次被选择及写入前，红色子像素将具有维持数据信号的功能。再次参考图4，与红色子像素类似，绿色子像素包含晶体管440、由一 SRAM开关元件MGl及两个反相器IGl及IG2所组成的SRAM单元、像素电极442、及LC电容444，其中晶体管440是由栅极线410以及数据线422所驱动。同样地，蓝色子像素包含晶体管450、由一 SRAM开关元件MBl及两个反相器IBl及IB2所组成的SRAM单元、像素电极452、及LC电容454，其中晶体管450是由栅极线410以及数据线4M所驱动。绿色及蓝色子像素内各元件的功能与红色子像素内元件的功能相同，故不赘述。 在次要子像素的部分，黄色次要子像素包含像素电极462及LC电容464、洋红色次要子像素包含像素电极472及LC电容474、而青色次要子像素包含像素电极482及LC电容 484。不同于已知的结构，本发明的次要子像素并不包含需要由额外栅极线来进行驱动的晶体管元件。图4中所示的像素结构400的逻辑电路包含由一对匪OS MYl及MY2及一对PMOS MY3及MY4所组成的第一 AND逻辑门、由一对NMOS MMl及MM2及一对PMOS MM3及MM4所组成的第二 AND逻辑门、以及由一对NMOS MCl及MC2及一对PMOS MC3及MC4所组成的第三AND逻辑门。这三个AND逻辑门的输出节点K、N2、及N3分别耦合至像素电极462、472、 及 482。NMOS MYl的漏极连接至电源线(VDD)，而NMOS MYl的源极连接至NMOS MY2的漏极。NMOS MY2的源极(即输出节点Ni)连接至PMOS MY3及PMOS MY4两者的源极，而PMOS MY3及PMOS MY4两者的漏极皆连接至一接地线。此外，NM0SMY2及PMOS MTO的栅极连接至红色子像素的像素电极432，而NMOS MYl及PMOS MW的栅极连接至绿色子像素的像素电极 442。只有当像素电极432及像素电极442两者的电压电平均为高的时候(亦即，将NMOS MYl及NMOS MY2开启，且将PMOS MY3及PMOS MY4关闭)，输出节点附以及黄色子像素的像素电极462才会为高电平。换言之，黄色子像素可通过将红色及绿色子像素两者皆驱动至开启状态而开启。与黄色子像素类似，洋红色子像素的状态可通过操作红色子像素的像素电极432及蓝色子像素的像素电极452两者的电压而设定；青色子像素的状态可通过操作绿色子像素的像素电极442及蓝色子像素的像素电极452两者的电压而设定。如前述，根据本发明的一方面，六原色显示装置的开口率(aperture ratio)可通过降低所需线路的数量而获得改善。根据本发明一实施例，每一像素结构内建有一逻辑电路，使得黄色、洋红色、及青色子像素可通过此逻辑电路而由红色、绿色、及蓝色子像素的输出电压的逻辑组合所控制，因此不需增加额外的栅极线、数据线、电源线、或接地线。此外， 根据前述的本发明实施例，一像素结构内的晶体管的总数量也可降低，因此可进一步增加像素开口，进而提高亮度。应注意，本领域技术人员可了解到，上述的电路结构仅用以例示及说明，并非用以限制本发明。举例来说，SRAM单元也可由DRAM单元所取代。以上所述仅为本发明的较佳实施例而已，并非用以限定本发明的权利要求范围； 凡其它未脱离本发明所揭示的精神下所完成的等效改变或修饰，均应包含在上述的权利要求范围内。
8
权利要求
1.一种像素结构，包含三个主要子像素，该三个主要子像素分别具有一第一颜色、一第二颜色、及一第三颜色；一逻辑电路，包含三个输入端及三个输出端，该三个输出端的每一个的一电压是对应该三个输入端的电压的一逻辑组合，该三个输入端分别耦合至该三个主要子像素；以及三个次要子像素，该三个次要子像素分别具有一第四颜色、一第五颜色、及一第六颜色，该三个次要子像素分别耦合至该三个输出端，其中该第一颜色、该第二颜色、该第三颜色、该第四颜色、该第五颜色、及该第六颜色是彼此不同。
2.根据权利要求1所述的像素结构，其中该三个主要子像素的每一个包含一晶体管以及电性耦合至该晶体管的一像素电极，其中该逻辑电路的三个输入端分别耦合至该三个主要子像素的像素电极；以及其中该三个次要子像素的每一个包含一像素电极，且该逻辑电路的三个输出端分别耦合至该三个次要子像素的像素电极。
3.根据权利要求1所述的像素结构，其中该逻辑电路被配置使得该输出端的至少其中之一的一电压电平是由该输入端的至少其中两个的电压电平的一组合所决定。
4.根据权利要求3所述的像素结构，其中该逻辑电路包含三个与逻辑门。
5.根据权利要求1所述的像素结构，其中该三个主要子像素的每一个包含一嵌入式存储器。
6.根据权利要求5所述的像素结构，其中该嵌入式存储器为一SRAM单元，该SRAM单元包含两个反相器及一个SRAM开关元件。
7.根据权利要求1所述的像素结构，其中该第一颜色、该第二颜色、及该第三颜色分别为红色、绿色、及蓝色，且该第四颜色、该第五颜色、及该第六颜色分别为黄色、洋红色、及青色。
8.一种显示装置，包含一液晶面板，包含以行及列方式排列的多个如权利要求1所述的像素结构、多个栅极线、及多个数据线，其中每一像素结构耦合至一栅极线及三个数据线；一栅极驱动电路，用以提供控制信号至该多个栅极线；以及一数据驱动电路，用以提供数据信号至该多个数据线。
9.根据权利要求8所述的显示装置，其中该第一颜色、该第二颜色、该第三颜色、该第四颜色、该第五颜色、及该第六颜色分别为红色、绿色、蓝色、黄色、洋红色、及青色；其中该逻辑电路包含一第一与逻辑门、一第二与逻辑门、及一第三与逻辑门；其中该第一与逻辑门包含耦合至该红色主要子像素的一第一输入端、耦合至该绿色主要子像素的一第二输入端、及耦合至该黄色次要子像素的一输出端；其中该第二与逻辑门包含耦合至该红色主要子像素的一第一输入端、耦合至该蓝色主要子像素的一第二输入端、及耦合至该洋红色次要子像素的一输出端；以及其中该第三与逻辑门包含耦合至该绿色主要子像素的一第一输入端、耦合至该蓝色主要子像素的一第二输入端、及耦合至该青色次要子像素的一输出端。
10.根据权利要求9所述的显示装置，其中该三个主要子像素的每一个包含一嵌入式存储器。
11.一种电子设备，包含如权利要求8所述的显示装置。
12.根据权利要求11所述的电子设备，其中该电子设备为一手机、一数字相机、一个人数字助理、一笔记本型计算机、一桌上型计算机、一电视、一全球定位系统、一车用显示器、 一航空用显示器、一数字相框或一可携式视频播放装置。
全文摘要
本发明提供一种像素结构、显示装置、及电子设备。本发明一实施例的像素结构包含三个主要子像素、三个次要子像素、以及一逻辑电路。三个主要子像素分别具有第一颜色、第二颜色、及第三颜色，而三个次要子像素分别具有第四颜色、第五颜色、及第六颜色。逻辑电路包含三个输入端及三个输出端，且三个输出端的每一个的电压是对应三个输入端的电压的一逻辑组合。三个输入端分别耦合至三个主要子像素，而三个输出端分别耦合至三个次要子像素。
文档编号G02F1/133GK102243834SQ201010260648
公开日2011年11月16日 申请日期2010年8月20日 优先权日2010年5月10日
发明者住尚树, 吉贺正博 申请人:奇美电子股份有限公司, 群康科技(深圳)有限公司